特許
J-GLOBAL ID：201603014193503456
ダイヤモンド半導体装置及びその製造方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
塩田 伸
公報種別：特許公報
出願番号（国際出願番号）：特願2012-180956
公開番号（公開出願番号）：特開2014-038953
特許番号：特許第5967572号
出願日： 2012年08月17日
公開日（公表日）： 2014年02月27日
請求項（抜粋）：
【請求項1】 ダイヤモンド基板と、前記ダイヤモンド基板の{001}の結晶面を有する基板面上に略垂直に隆起して配され、その隆起された上面及び側面と前記基板面とで段差形状を形成するダイヤモンド段差部と、n型のリンドープダイヤモンド領域と、ダイヤモンド絶縁領域と、を有し、
前記ダイヤモンド段差部は、側面が{110}の結晶面を有する第1段差部と、側面が{100}の結晶面を有する第2段差部とが一体に形成され、
前記リンドープダイヤモンド領域は、前記第1段差部の前記段差形状の底角を起点に前記第1段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成され、
前記ダイヤモンド絶縁領域は、前記第2段差部の側面及び前記ダイヤモンド基板の前記基板面を成長基面として結晶成長させて形成され、
前記ダイヤモンド段差部にp型不純物ドープ領域が形成され、
平面視で細長のライン状に形成される前記第1段差部の両側面にそれぞれ形成された前記リンドープダイヤモンド領域にゲート電極がそれぞれ形成され、前記第1段差部を胴部としてその両端部位置にそれぞれ形成される2つの前記第2段差部のうち、一の前記第2段差部上にソース電極が形成され、他の前記第2段差部上にドレイン電極が形成されることを特徴とするダイヤモンド半導体装置。
IPC (7件)：
H01L 21/337 ( 200 6.01)
, H01L 27/098 ( 200 6.01)
, H01L 29/808 ( 200 6.01)
, H01L 21/338 ( 200 6.01)
, H01L 29/812 ( 200 6.01)
, H01L 29/12 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
H01L 29/80 C
, H01L 29/80 V
, H01L 29/78 652 T
, H01L 29/78 652 M
, H01L 29/78 652 K
