特許
J-GLOBAL ID：201603018576580778

半導体装置および半導体装置の製造方法

発明者：
ルー ホンフェイ

ルー ホンフェイ について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：特許公報
出願番号（国際出願番号）：特願2014-557230
特許番号：特許第5991384号
出願日： 2013年01月16日
請求項（抜粋）：
【請求項1】 第1導電型半導体基板の側面に設けられ、前記第1導電型半導体基板のおもて面から裏面に至る第2導電型分離領域と、 活性領域と前記第2導電型分離領域の間に設けられ、前記活性領域を囲む第1耐圧構造領域と、 前記第1耐圧構造領域と前記第2導電型分離領域との間に設けられ、前記第1耐圧構造領域を囲む第2耐圧構造領域と、 前記第1耐圧構造領域および前記第2耐圧構造領域における前記第1導電型半導体基板のおもて面の表面層に選択的に設けられた複数の第2導電型半導体領域と、 前記第2導電型半導体領域に接する導電膜と、 前記第2耐圧構造領域における前記第1導電型半導体基板のおもて面の表面層に設けられ、前記第2導電型分離領域に接し、かつ1つ以上の前記第2導電型半導体領域に接する、前記第1導電型半導体基板よりも抵抗率の低い第1導電型半導体領域と、 を備えることを特徴とする半導体装置。
IPC (3件)：
H01L 29/06 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 29/739 ( 200 6.01)
FI (5件)：
H01L 29/06 301 S ,  H01L 29/78 652 P ,  H01L 29/06 301 F ,  H01L 29/06 301 V ,  H01L 29/78 655 F
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM