特許

J-GLOBAL ID：201603019106603905

半導体装置

発明者： 堀 陽一 ,  野田 隆夫 ,  大田 剛志
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2014-126256
公開番号（公開出願番号）：特開2016-004965
出願日： 2014年06月19日
公開日（公表日）： 2016年01月12日
要約：

【課題】アノード電極とダイオードとの密着力低下を抑制し、ダイオードのサージ耐量低下が抑制された半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられ、前記第1電極に接する第1導電形の第1半導体領域と、前記第1半導体領域と前記第2電極との間において選択的に設けられた第2導電形の第2半導体領域と、前記第2半導体領域と前記第2電極との間に設けられ、前記第2半導体領域および前記第2電極に接するコンタクト領域と、前記第2電極と前記第1半導体領域との間に設けられ、前記第2電極に接する複数の第2導電形の第3半導体領域と、前記第2電極に接し、前記第2電極との接合部分が前記第3半導体領域の上に位置し前記コンタクト領域の上に位置していない配線と、を備える。【選択図】図1

請求項（抜粋）：

第1電極と、 第2電極と、 前記第1電極と前記第2電極との間に設けられ、前記第1電極に接する第1導電形の第1半導体領域と、 前記第1半導体領域と前記第2電極との間において選択的に設けられた第2導電形の第2半導体領域と、 前記第2半導体領域と前記第2電極との間に設けられ、前記第2半導体領域および前記第2電極に接するコンタクト領域と、 前記第2電極と前記第1半導体領域との間に設けられ、前記第2電極に接する複数の第2導電形の第3半導体領域と、 前記第2電極に接し、前記第2電極との接合部分が前記第3半導体領域の上に位置し前記コンタクト領域の上に位置していない配線と、 を備えた半導体装置。

IPC (6件)：

H01L 29/861 ,  H01L 29/868 ,  H01L 29/872 ,  H01L 21/28 ,  H01L 21/60 ,  H01L 29/47

FI (12件)：

H01L29/91 K ,  H01L29/86 301F ,  H01L29/91 F ,  H01L29/86 301D ,  H01L29/91 C ,  H01L29/86 301M ,  H01L21/28 301S ,  H01L21/28 301B ,  H01L21/28 301R ,  H01L21/60 301N ,  H01L21/60 301P ,  H01L29/48 M

Fターム (32件)：

4M104AA01 ,  4M104AA03 ,  4M104BB02 ,  4M104BB03 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB09 ,  4M104BB14 ,  4M104BB16 ,  4M104BB18 ,  4M104BB19 ,  4M104BB21 ,  4M104BB22 ,  4M104BB25 ,  4M104BB26 ,  4M104BB28 ,  4M104CC01 ,  4M104CC05 ,  4M104DD78 ,  4M104DD81 ,  4M104DD84 ,  4M104DD96 ,  4M104FF02 ,  4M104FF11 ,  4M104FF17 ,  4M104GG02 ,  4M104GG03 ,  4M104HH08 ,  5F044EE04 ,  5F044EE06 ,  5F044EE11

引用特許：

出願人引用 (2件)

• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願2006-039235   出願人：新電元工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2011-065037   出願人：株式会社東芝

審査官引用 (2件)

• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願2006-039235   出願人：新電元工業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2011-065037   出願人：株式会社東芝