文献

J-GLOBAL ID：201702202220557495   整理番号：17A0979663

高次数イジングネットワークの時分割処理方式の検討

著者 (6件)： 山本佳生 (北大) ,  熊澤輝顕 (北大) ,  池辺将之 (北大) ,  浅井哲也 (北大) ,  本村真人 (北大) ,  高前田伸也 (北大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 153(CPSY2017 16-39)  ページ： 83-88  発行年： 2017年07月19日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ポストムーア時代に向けて非ノイマン型のアーキテクチャが広く研究されている。そのうちのひとつにイジングモデルの基底状態を探索するアニーリング計算機がある。イジングモデルの基底状態探索問題は,組合せ最適化問題の最小エネルギーの探索問題に置き換えることで,組合せ最適化問題を解くことが可能となる。既存イジング計算機は,規則的なトポロジーを持つため,不規則なネットワークを持つ問題に対しては,埋め込み処理を行う必要がある。埋め込み処理では,ハードウェアのスピンの接続数を超えるノードを始めとするそのままでは埋め込み不可能な問題に対しては,スピンを複製することで仮想的に接続を増やすことで埋め込みを行う。しかし,複製されたスピン間に新たな相互作用を生じさせる必要があり,その相互作用が解精度に影響を与えるという問題がある。本研究では,時分割処理機構を用いて,複製ノード間に新たな相互作用を生じさせることを回避することで,解精度の向上を目指す。(著者抄録)

シソーラス用語： *Ising模型 ,  ネットワーク ,  FPGA ,  *組合せ最適化問題 ,  スピン ,  *計算機アーキテクチャ ,  埋込み【写像】
準シソーラス用語： Isingモデル ,  イジングネットワーク ,  CMOSアニーリング ,  ハードウェアアキテクチャ ,  時分割多重アーキテクチャ

分類 (1件)： その他の計算機  (JC06020B)

引用文献 (5件)：

• M. Yamaoka, C. Yoshimura, M. Hayashi, T. Okuyama, H. Aoki, and H. Mizuno, “20k-spin Ising chip for combinational optimization problem with CMOS annealing,” ISSCC Dig. Tech. Papers, pp. 432-433, 2015.
• T. Okuyama, C. Yoshimura, M. Hayashi, and M. Yamaoka, “Computing architecture to perform approximated simulated annealing for ising models,” in IEEE International Conference on Rebooting Computing, October 2016.
• C. Yoshimura, M. Hayashi, T. Okuyama, and M. Yamaoka, ′′FPGA-based Annealing Processor for Ising Model′′, International Symposium on Computing and Networking (CANDAR), 2016.
• T. Okuyama, C. Yoshimura, M. Hayashi, S. Tanaka, and M. Yamaoka, ′′Ising keisanki ni muketa gurahu umekomi arugorizumu (Contractive graph-minor embedding for CMOS Ising computer)′′ IEICE Tech. Rep., vol. 116, no. 116, COMP2016-11, pp. 97-103, June 2016.
• K. Yamamoto, W. Huang, S. Takamaeda-Yamazaki, M. Ikebe, T. Asai, M. Motomura ′′A Time-Division Multiplexing Ising Machine on FPGAs,′′ International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies(HEART), 2017

タイトルに関連する用語 (1件)： 時分割処理