文献

J-GLOBAL ID：201702211204134994   整理番号：17A1023922

三次元エッジ終端設計とR_ON,sp-N型上部層を持つ700V三重RESURF LDMOSのBVモデル【Powered by NICT】

3-D Edge Termination Design and ${R}_{ ¥mathrm{¥scriptscriptstyle ON},¥text {sp}}$ -BV Model of A 700-V Triple RESURF LDMOS With N-Type Top Layer

著者 (7件)： Qiao Ming (State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu, China) ,  Wang Zhengkang (State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu, China) ,  Wang Yuru (Department of Electronic and Computer Engineering, The Hong Kong University of Science and Technology, Hong Kong) ,  Yu Liangliang (State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu, China) ,  Xiao Qianqian (State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu, China) ,  Li Zhaoji (State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu, China) ,  Zhang Bo (State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu, China)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 64  号： 6  ページ： 2579-2586  発行年： 2017年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： n型最上部層を持つ700V三重減少表面電界横方向二重拡散MOSFET(LDMOS)の固有オン抵抗(R_ON,sp)と破壊電圧(BV)のための三次元エッジ終端設計と解析モデルを本論文で提示した。電場集中と,ソース中心エッジ終端構造の遷移領域における局所的な電荷不均衡により誘発される早期アバランシェ降伏を除去するために,遷移領域のレイアウトにおける二つの重要なパラメータL_1とL_2を調べるために実行する3D数値シミュレーションと実験。最適電場分布が得られ,破壊位置はL_1=30~μmとL_2=1μmの活性領域に移動することが観察された。一方,解析モデルはR_ON,.とBV間の関係,R_ON,sp=5.93×10~ 6×22(T/298)~1.7×BV~2として得られたを記述するために開発し,作製した素子は,最適化R_ON,.とBVを達成していることを確認した。前報と比較して,LDMOSは,805Vの86.49mΩ cm~2BVのR_ON.,sp,公表されたデータにおける700V応用のための主要な性能と改善された性能を実験的に実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 活性部位 ,  解析モデル ,  *三次元 ,  電場 ,  最適化 ,  *上層 ,  シミュレーション ,  電荷
準シソーラス用語： 電界分布 ,  数値シミュレーション ,  アバランシェ降伏 ,  遷移領域 ,  絶縁破壊電圧 ,  固有オン抵抗 ,  *LDMOS ,  *RESURF , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： エッジ ,  終端 ,  設計 ,  上部層 ,  RESURF ,  LDMOS ,  モデル