文献

J-GLOBAL ID：201702211529284299   整理番号：17A0689803

時分割多重機構を用いた高密度FPGAイジングマシン

著者 (5件)： 山本佳生 (北大) ,  高前田伸也 (北大) ,  池辺将之 (北大) ,  浅井哲也 (北大) ,  本村真人 (北大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 44(CPSY2017 1-15)  ページ： 21-26  発行年： 2017年05月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ポストムーア時代に向けて非ノイマン型のアーキテクチャが広く研究されている。そのうちのひとつにイジングモデルの基底状態を探索するアニーリング計算機がある。イジングモデルの基底状態探索問題は,組合せ最適化問題の最小エネルギーの探索問題に置き換えることで,組合せ最適化問題を解くことが可能となる。しかし,現状のFPGAベースのアニーリング計算機では,搭載可能なスピン数が少ないため,実用的な組合せ最適化問題に適用することは難しい。本研究は,大規模な組み合わせ最適化問題を解くために,対象の問題を時間方向に分割しFPGAのオンチップメモリを活用するイジング計算機を提案する。また,BRAMの活用法や時分割処理に関する議論を行った。結果として,従来アニーリング計算機と比較して,約64倍のスピンが搭載可能であるということがわかった。(著者抄録)

シソーラス用語： *FPGA ,  *Ising模型 ,  *シミュレーテッドアニーリング ,  CMOS ,  *組合せ最適化問題 ,  *計算機アーキテクチャ ,  探索問題 ,  TDM【信号】 ,  RAM【メモリ】 ,  性能評価 ,  専用計算機 ,  オンチップメモリ
準シソーラス用語： イジングマシン ,  時分割多重 ,  BRAM ,  アニーリング計算機

分類 (3件)： 集積回路一般  (NC03161C) ,  ディジタル計算機方式一般  (JC02010O) ,  その他のオペレーションズリサーチの手法  (KA03070E)

引用文献 (10件)：

• M. Yamaoka, C. Yoshimura, M. Hayashi, T. Okuyama, H. Aoki, and H. Mizuno, ”20k-spin Ising chip for combinational optimization problem with CMOS annealing,” ISSCC Dig. Tech. Papers, pp. 432 - 433, 2015.
• T. Okuyama, C. Yoshimura, M. Hayashi, and M. Yamaoka, ”Computing architecture to perform approximated simu-lated annealing for ising models,” in IEEE International Conference on Rebooting Computing, October 2016.
• C. Yoshimura, M. Hayashi, T. Okuyama, and M. Yamaoka, ”FPGA-based Annealing Processor for Ising Model”, Inter-national Symposium on Computing and Networking (CAN-DAR), 2016.
• K. Sano, Y. Hatsuda, and S. Yamamoto, ”Scalable streaming-array of simple soft-processors for stencil com-putations with constant memory-bandwidth,” Proceedings of the IEEE Symposium on Field-Programmable Custom Computing Machines, pp. 234 - 241, May 2011.
• ”Fujitsu Laboratories Develops New Architecture that Ri-vals Quantum Computers in Utility,” http://www.fujitsu.com/global/about/resources/news/press-releases/2016/1020-02.html

タイトルに関連する用語 (3件)： 時分割多重 ,  高密度 ,  FPGA