文献

J-GLOBAL ID：201702215049395735   整理番号：17A0526172

ニューラルネットワークにもとづく概算回路設計手法

A Design Technique for Approximate Circuits based on Artificial Neural Network

著者 (3件)： 川村一志 (早稲田大 大学院基幹理工学研究科) ,  柳澤政生 (早稲田大 大学院基幹理工学研究科) ,  戸川望 (早稲田大 大学院基幹理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 478(VLD2016 102-130)  ページ： 25-30  発行年： 2017年02月22日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,Approximate Computingを活用した概算回路設計に関する研究が盛んに進められ,画像処理・信号処理分野への応用が期待されている。本稿では,ニューラルネットワークにもとづく概算回路設計手法を提案し,その有効性を評価する。ニューラルネットワークにもとづく概算回路設計では,アプリケーションに含まれる複雑な関数を単純なニューラルネットワークに置換することで高性能な概算回路を合成する。ネットワークを極めて単純な構造にするため,本稿では4つの実装方式を提案する。提案手法を用いてエッジ検出回路を構築したところ,正確な回路に比べて4%程度の精度低下で最大3倍の速度向上を達成した。(著者抄録)

シソーラス用語： *ニューラルネットワーク ,  *回路設計 ,  画像処理 ,  信号処理 ,  関数 ,  回路合成 ,  実装 ,  エッジ検出 ,  システム設計
準シソーラス用語： FPGA実装 ,  *概算 ,  高位合成

分類 (2件)： 集積回路一般  (NC03161C) ,  専用演算制御装置  (JC04030Y)

引用文献 (17件)：

• Y.-K. Chen, J. Chhugani, P. Dubey, C. J. Hughes, D. Kim, S. Kumar, V. W. Lee, A. D. Nguyen, and M. Smelyanskiy, ′′Convergence of recognition, mining, and synthesis work-loads and its implications,′′ in Proc. of the IEEE, vol.96, no.5, pp.790-807, 2008.
• J. Han and M. Orshansky, ′′Approximate computing: An emerging paradigm for energy-efficient design,′′ in Proc. of the 18th IEEE European Test Symposium (ETS), 2013.
• S. Mittal, ′′A survey of techniques for approximate comput-ing,′′ ACM Computing Surveys (CSUR), vol.48, no.4, pp.62:1-62:33, 2016.
• A. B. Kahng and S. Kang, ′′Accuracy-configurable adder for approximate arithmetic designs,′′ in Proc. of the 49th An-nual Design Automation Conference (DAC), pp.820-825, 2012.
• K. Du, P. Varman, and K. Mohanram, ′′High performance reliable variable latency carry select addition,′′ in Proc. of Design, Automation and Test in Europe Conference and Exhibition (DATE), pp.1257-1262, 2012.

タイトルに関連する用語 (3件)： ニューラルネットワーク ,  概算 ,  設計手法