文献

J-GLOBAL ID：201702227051678092   整理番号：17A1254708

垂直Siナノワイヤの規則的配列を用いたモデル3次元MOSキャパシタシステム【Powered by NICT】

Model 3D MOS capacitor system using regular arrays of vertical Si nanowires

著者 (4件)： Hourdakis E. (NCSR Demokritos, INN, Aghia Paraskevi, 153 10 Athens, Greece) ,  Nassiopoulou A.G. (NCSR Demokritos, INN, Aghia Paraskevi, 153 10 Athens, Greece) ,  Casanova A. (LAAS-CNRS, Universite ́ de Toulouse, CNRS, France) ,  Larrieu G. (LAAS-CNRS, Universite ́ de Toulouse, CNRS, France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： EUROSOI-ULIS  ページ： 124-127  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 直径の垂直Siナノワイヤそれぞれ430nm,高さ1.35及び2.5μmの三次元(3D)Siナノワイヤ(SiNW)金属-絶縁体-半導体(MIS)キャパシタアレイのモデル系を作製し,研究した。ゲート誘電体は,厚さ6nmの熱成長SiO_2層とゲート金属はAlとした。SiNWはI線ステッパと反応性イオンエッチングによるフォトリソグラフィーを用いて形成した。SiNW形成によるキャパシタ表面の3Dナノ構造に起因する静電容量密度の増加を研究し,キャパシタ表面積の幾何学的増加と非常によくスケールすることを見出した。サイズがそれらの均一性だけでなく,表面上のSiNWの数の正確な知識は,単一SiNW静電容量と固有直列抵抗の抽出を可能にした。,界面状態,フラットバンド電圧とナノワイヤは,完全空乏化になる電圧の密度のような特性を決定した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 表面準位 ,  RIE【エッチング】 ,  静電容量 ,  *ケイ素 ,  フォトリソグラフィー ,  絶縁体 ,  アルミニウム ,  *ナノワイヤ ,  電圧 ,  *コンデンサ ,  半導体 ,  *三次元 ,  ゲート絶縁膜
準シソーラス用語： フラットバンド電圧 ,  直列抵抗 , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (7件)： 垂直 ,  Si ,  ナノワイヤ ,  規則 ,  モデル ,  3次元 ,  MOSキャパシタ