文献

J-GLOBAL ID：201702233169548118   整理番号：17A1705403

シングルイベントに対するRISC V SRAMベースのFPGA実装の特性化故障注入を用いたアップセット【Powered by NICT】

Characterizing a RISC-V SRAM-based FPGA implementation against Single Event Upsets using fault injection

著者 (3件)： Ramos Alexis (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Madrid 28040, Spain) ,  Maestro Juan Antonio (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Madrid 28040, Spain) ,  Reviriego Pedro (ARIES Research Center, Universidad Antonio de Nebrija, Madrid, Madrid 28040, Spain)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 78  ページ： 205-211  発行年： 2017年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： マイクロプロセッサの信頼性は宇宙環境での大きな関心事であり,宇宙放射線に曝される。この放射はシングルイベントアップセット(SEU)を生成することができる。ソフトプロセッサと呼ばれるこれらのマイクロプロセッサのいくつかは,ASICとして製造される代わりにSRAMベースFPGA上に実装した。故障注入キャンペーンは,この厳しい環境におけるソフトプロセッサ信頼性を推定するために必要である。本研究,新しいRISCソフトコアを特徴づける,lowRISCと呼ばれる,RISC V ISAに基づいている。十試験はlowRISCのSEU感度を特徴づけるために実施した。lowRISCと他のマイクロプロセッサ間の比較を行い,それらの感度は同じ範囲にすべてであることを結論付けた。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： *SRAM ,  ASIC ,  マイクロプロセッサ ,  信頼性 ,  *FPGA ,  SEU【シングルイベント】 ,  フォールトトレランス ,  宇宙線 ,  ソフトエラー ,  宇宙環境 ,  *キャラクタリゼーション
準シソーラス用語： *故障注入 ,  FPGA実装 , 【Automatic Indexing@JST】

著者キーワード (7件)： 故障注入 ,  フォールトトレランス ,  FPGA ,  lowRISC ,  RISC V ,  ソフトコア ,  ソフトエラー

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (7件)： イベント ,  RISC ,  SRAM ,  FPGA実装 ,  特性化 ,  故障注入 ,  アップセット