文献

J-GLOBAL ID：201702243650310648   整理番号：17A0362548

FinFET SRAMのためのSBDとB TI効果を考慮した読み出し静的雑音余裕老化モデル【Powered by NICT】

Read static noise margin aging model considering SBD and BTI effects for FinFET SRAMs

著者 (5件)： Mehrabi Kolsoom (School of Electrical and Computer Engineering, University of Tehran, College of Engineering, Tehran, Iran) ,  Ebrahimi Behzad (School of Electrical and Computer Engineering, University of Tehran, College of Engineering, Tehran, Iran) ,  Yarmand Roohollah (School of Electrical and Computer Engineering, University of Tehran, College of Engineering, Tehran, Iran) ,  Afzali-Kusha Ali (School of Electrical and Computer Engineering, University of Tehran, College of Engineering, Tehran, Iran) ,  Mahmoodi Hamid (Department of Electrical and Computer Engineering, San Francisco State University, CA, USA)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 65  ページ： 20-26  発行年： 2016年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本論文では,従来の6トランジスタ(6T)FinFET SRAMセルの読み出し静的雑音マージン(RSNM)に対する正確な老化モデルを提示した。FinFETに適した正確なI-V定式化に基づいて開発したモデルは,ソフト酸化物ブレークダウン(SBD)およびバイアス温度不安定性(BTI)効果を考慮した。モデルの精度は,14nmおよび10nm技術に対するHSPICEシミュレーションの結果とその結果を比較して検証した。結果は14nmと10nm技術のための0.63%と0.54%の最大誤差を示し,それぞれ,ストレス時間と供給電圧の広い範囲にわたって平均した場合。モデルもかなり短い実行時間でモンテカルロ法から得られたものと比較して非常に小さい誤差でプロセス変動の存在下でRSNMの累積分布関数を正確に予測するために用いることができる。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： モンテカルロ法 ,  定式化 ,  *雑音余裕 ,  トランジスタ ,  *SRAM ,  *雑音 ,  モデリング ,  累積分布関数 ,  プロセス変動
準シソーラス用語： NBTI ,  実行時間 ,  供給電圧 ,  HSPICE ,  バイアス温度不安定性 ,  *FinFET , 【Automatic Indexing@JST】

著者キーワード (6件)： SRAM ,  SBD ,  NBTI ,  PBTI ,  RSNMモデリング ,  FinFET

分類 (3件)： 半導体集積回路  (NC03162T) ,  トランジスタ  (NC03070N) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (7件)： FinFET ,  SRAM ,  SBD ,  Ti ,  静的雑音余裕 ,  老化 ,  モデル