文献

J-GLOBAL ID：201702259358378588   整理番号：17A0048419

レイアウトレベルアプローチと耐性のある単一イベントの混乱に対する高信頼性メモリセル設計

A Highly Reliable Memory Cell Design Combined With Layout-Level Approach to Tolerant Single-Event Upsets

著者 (5件)： Qi Chunhua (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Xiao Liyi (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Wang Tianqi (Research Center of Basic Space Science, Harbin Institute of Technology, Harbin, China) ,  Li Jie (Microelectronics Center, Harbin Institute of Technology, Harbin, China) ,  Li Linzhe (Microelectronics Center, Harbin Institute of Technology, Harbin, China)
資料名： IEEE Transactions on Device and Materials Reliability  (IEEE Transactions on Device and Materials Reliability)
巻： 16  号： 3  ページ： 388-395  発行年： 2016年 
JST資料番号： W1320A  ISSN： 1530-4388  CODEN： ITDMA2  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,65nmCMOS技術で12トランジスタを用いた設計メモリセル(RHD12)の高信頼化された放射線強化を提案する。レイアウトレベルの設計と組み合わせることで,TCAD混合モードのシミュレーション結果は,RHD12が単一ノードのいずれかで発生する単一イベントアップセットを完全に許容できるだけでなく,単一イベントの複数ノードのアップセットを単一のノードで許容できることを示すメモリセルであり,これらは電荷共有によって生じる。さらに,RHD12および他の最先端のメモリセルを評価するために,HSPICEポストシミュレーションのセットが実行され,提案されたメモリセルが面積,消費電力およびアクセス時間を考慮してより良い性能を有することが示される。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST

シソーラス用語： *信頼性 ,  *記憶素子 ,  *レイアウト ,  *SEU【シングルイベント】 ,  *CMOS ,  *耐放射線性 ,  *CAD【計算機】 ,  混合モード ,  *回路シミュレーション ,  電荷 ,  SPICEプログラム ,  面積 ,  消費電力 ,  呼出時間 ,  MOSFET
準シソーラス用語： TCAD ,  電荷共有 ,  HSPICE ,  SEMNU ,  pMOSFET ,  nMOSFET

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (6件)： 耐性 ,  イベント ,  混乱 ,  高信頼性 ,  メモリセル ,  設計