文献

J-GLOBAL ID：201702260059482608   整理番号：17A1942795

β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減

Area Reduction of Digital Circuit Part in Analog-to-Digital Converter Based on β-Expansion by Eliminating Look-Up Table

著者 (3件)： 進藤佑司 (東京都市大) ,  瀬戸謙修 (東京都市大) ,  SAN Hao (東京都市大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 274(DC2017 33-67)  ページ： 101-104  発行年： 2017年10月30日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： β展開に基づくAD変換器のデジタル回路部の面積削減手法を提案する。既存手法のデジタル回路部は,ルックアップテーブル(LUT)を利用して,実効β値推定と,β進数から2進数への変換を行っているが,変換精度を高くするとLUTの面積が大きくなるという問題がある。本研究では,LUT除去のため,ニュートン法による実効β値推定と,β進数から2進数への直接計算を提案する。変換精度を増やした際,本提案手法の適用により,既存手法と比べて,デジタル回路部の面積増加を押さえることが可能となる。(著者抄録)

シソーラス用語： 展開 ,  *AD変換器 ,  *ルックアップテーブル ,  ディジタル回路 ,  *面積 ,  半導体チップ ,  Newton-Raphson法
準シソーラス用語： β展開 ,  *チップ面積

分類 (2件)： 半導体集積回路  (NC03162T) ,  AD・DA変換回路  (NC05080M)

引用文献 (4件)：

• H. San, R. Sugawara, M. Hotta, T. Matsuura, and K. Aihara, ′′A 12-bit 1.25MS/s Area-Efficient Radix-Value Self-Estimated Non-Binary Cyclic ADC with Relaxed Requirements on Analog Components,′′ IEICE Trans on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E100-A, No.2, pp.534-540, Feb. 2017.
• 伊理 正夫,藤野 和建,′′数値計算の常識′′,共立出版,1985
• NanGate FreePDK45 Open Cell Library, http://www.nangate.com
• R. Sugawara, H. San, K. Aihara and M. Hotta, ′′Experimental Implementation of Non-binary Cyclic ADCs with Radix-value Estimation Algorithm,′′ IEICE Trans on Electronics, Vol.E97-C, No.4, pp.308- -315, April 2014.

タイトルに関連する用語 (5件)： β展開 ,  AD変換器 ,  ルックアップテーブル ,  デジタル回路 ,  面積