文献

J-GLOBAL ID：201702266982405126   整理番号：17A0470078

高k NMOSトランジスタの時間ゼロと時間依存変動間の依存性の研究【Powered by NICT】

Investigation of dependence between time-zero and time-dependent variability in high-κ NMOS transistors

著者 (2件)： Hassan Mohammad Khaled (School of Electrical and Computer Engineering, Purdue University, West Lafayette, IN, USA) ,  Roy Kaushik (School of Electrical and Computer Engineering, Purdue University, West Lafayette, IN, USA)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 70  ページ： 22-31  発行年： 2017年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： バイアス温度不安定性(BTI)はCMOS技術,特に高誘電定数(高k/HK)金属ゲート(MG)トランジスタの主要な信頼性問題である。添加では,時間に依存しないプロセス誘起変化もデバイスの積極的なスケーリングのために増加している。結果として,低いしきい値電圧分布尾部でより速くデバイスはより高い応力を経験し,B TI劣化における付加的歪度をもたらした。NMOSデバイスにおける時間依存絶縁破壊(TDDB)とストレス誘起漏れ電流(SILC)はB TIと相関しているので,これら効果の全ての時間ゼロ変動の影響を同時に調べることが必要である。,をモデルにシミュレーションフレームワークを提案し,種々の時効効果に関する時間ゼロ変動(特に,ランダムドーパントゆらぎ)の影響を解析した。30nm技術における小面積デバイス(1000nm~2)に対して,B TI誘導可変性(σ)上のランダムドーパントゆらぎ(RDF)の有意な影響を観察した。さらに,回路解析は,性能劣化で同様の傾向を明らかにした。しかし,TDDBおよびSILCの両方がRDFへの弱い依存性を示した。V_分解に及ぼすRDFの効果はスケール技術における無視できないと変動耐性回路設計において考慮する必要があると結論した。Copyright 2017 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： *トランジスタ ,  誘電率 ,  回路解析 ,  *時間依存性 ,  絶縁破壊 ,  *NMOS構造 ,  回路設計 ,  ゆらぎ
準シソーラス用語： 性能劣化 ,  SILC ,  TDDB ,  閾値電圧 ,  メタルゲート ,  CMOS技術 ,  バイアス温度不安定性 , 【Automatic Indexing@JST】

著者キーワード (6件)： BTI ,  Variability ,  RDF ,  高κ誘電体 ,  TDDB ,  SILC

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (5件)： NMOS ,  トランジスタ ,  時間依存 ,  依存性 ,  研究