文献

J-GLOBAL ID：201702284505029997   整理番号：17A0180235

DRAM行バッファ局所性を意識したアドレスマッピングを用いた電力効率の良い幅優先探索【Powered by NICT】

Power-Efficient Breadth-First Search with DRAM Row Buffer Locality-Aware Address Mapping

著者 (6件)： Imamura Satoshi ,  Yasui Yuichiro ,  Inoue Koji ,  Ono Takatsugu ,  Sasaki Hiroshi ,  Fujisawa Katsuki
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： HPGDMP  ページ： 17-24  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： グラフ解析の応用は道路交通分析と社会的ネットワークサービスのような実際のサービスで広く使用されている。幅優先探索(B FS)は,このような応用に対する最も代表的なアルゴリズムの一つである。ので,多くの研究者は,性能を最大化するために,調整した。一方,現代のHPCシステムの厳密な電力の制約のために,それはB FSを実行するとき,電力効率(すなわち,ワット当たり性能)を改善する必要がある。本研究では,DRAMの電力効率に焦点を当て,サイクル精度のプロセッサシミュレータを用いた最新のB FS実装のメモリアクセスパターンを調べた。結果は最近のメモリコントローラの従来のアドレスマッピング方式は,DRAMにおける列緩衝液を利用して効率的にないことを明らかにした。当たりの漕艇チャネルインタリービングとあるシミュレータ設定のための従来の方式と比較して30.3%によるDRAM電力効率を改善と呼ばれる新しい方式を提案した。さらに著者らは,この提案方式はメモリコントローラの様々な構成に有効であることを実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： シミュレータ ,  *電力効率 ,  アルゴリズム ,  図式解法 ,  *電力 ,  *DRAM ,  道路交通 ,  *局所性
準シソーラス用語： ワット ,  社会的ネットワーク , 【Automatic Indexing@JST】

分類 (2件)： グラフ理論基礎  (IA02020S) ,  計算機網  (JC03000K)

タイトルに関連する用語 (8件)： DRAM ,  バッファ ,  局所性 ,  意識 ,  アドレス ,  マッピング ,  電力効率 ,  幅優先探索