特許
J-GLOBAL ID:201703000781355940
マルチコアプロセッサ用の調整可能なマルチティアSTT-MRAMキャッシュ
発明者:
,
,
出願人/特許権者:
代理人 (2件):
村山 靖彦
, 黒田 晋平
公報種別:特許公報
出願番号(国際出願番号):特願2015-526678
特許番号:特許第6196305号
出願日: 2013年08月07日
請求項(抜粋):
【請求項1】 マルチコアプロセッサの第1のコアに関連付けられ第1の属性に従って調整された、第1のスピン注入磁化反転磁気抵抗ランダムアクセスメモリ(STT-MRAM)キャッシュであって、前記第1のコアの他のキャッシュ層に対する第1の下位レベルキャッシュである、第1のSTT-MRAMキャッシュと、
マルチコアプロセッサの第2のコアに関連付けられ第2の属性に従って調整された、第2のSTT-MRAMキャッシュであって、前記第2のコアの他のキャッシュ層に対する第2の下位レベルキャッシュであり、前記第1の属性は前記第2の属性と異なる、第2のSTT-MRAMキャッシュと
を含み、
少なくとも1つの他のコアは、前記第1のSTT-MRAMキャッシュまたは前記第2のSTT-MRAMキャッシュに関連付けられ、
前記第1のSTT-MRAMキャッシュが、第1のサイズを有する第1のタイプの磁気トンネル接合(MTJ)を含み、且つ、前記第2のSTT-MRAMキャッシュが、前記第1のタイプのMTJよりも大きい第2のサイズを有する第2のタイプのMTJを含む、マルチコアプロセッサ。
IPC (1件):
FI (3件):
G06F 12/08 513
, G06F 12/08 509 Z
, G06F 12/08 553 B
引用特許:
引用文献:
出願人引用 (3件)
-
TMS320DM814x DaVinci Digital Media Processors, 201107, pp.1-7
-
Cache Revive: Architecing Volatile STT-RAM Caches for Enhanced Performance in CMPs
-
ノーマリオフプロセッサ実現に向けた不揮発メモリの課題と展望
審査官引用 (3件)
-
TMS320DM814x DaVinci Digital Media Processors, 201107, pp.1-7
-
Cache Revive: Architecing Volatile STT-RAM Caches for Enhanced Performance in CMPs
-
ノーマリオフプロセッサ実現に向けた不揮発メモリの課題と展望
前のページに戻る