特許
J-GLOBAL ID：201703003998259670

オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップを製造するための方法

発明者：
フォン マルム ノーヴィン

フォン マルム ノーヴィン について


出願人/特許権者：
オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング

オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング について


代理人 (1件)： 鷲田 公一
公報種別：公表公報
出願番号（国際出願番号）：特願2017-507404
公開番号（公開出願番号）：特表2017-526180
出願日： 2015年08月13日
公開日（公表日）： 2017年09月07日
要約：
少なくとも1つの実施形態では、オプトエレクトロニクス半導体チップ(100)は、上面側(2)、上面側(2)とは正反対側の底面側(3)、および第1の波長(10)で電磁放射を発生する活性層(11)と含む半導体積層体(1)を備え、半導体チップ(100)には半導体チップ積層体(1)のための成長基板がない。半導体チップ(100)は、底面側(3)上に配置され、個別にかつ相互に独立して電子的に制御可能である、複数のコンタクト素子(30)をさらに備える。半導体積層体(1)は、これによって、相互に横方向に隣接して配置され、動作中に放射を放出する目的で構築される複数の発光領域(20)へと分割される。コンタクト素子(30)のうちの1つは、これによって、各発光領域(20)に割り当てられる。各発光領域(20)は、上面側(2)から活性層(11)の方向に延びる半導体積層体(1)内の凹部をさらに含む。上面側(2)の上面視では、各発光領域(20)の凹部は、分離壁(21)で作られた連続的なパスにより完全に取り囲まれ、分離壁(21)は、半導体積層体(1)から形成される。【選択図】 図1
請求項（抜粋）：
オプトエレクトロニクス半導体チップ(100)であって、 上面(2)、前記上面(2)とは反対側の底面(3)、および第1の波長(10)の電磁放射を発生するための活性層(11)を有する半導体積層体(1)であって、前記半導体チップ(100)には前記半導体積層体(1)のための成長基板がない、半導体積層体(1)と、 前記底面(3)上に配置され、意図したように操作されたとき個別にかつ相互に独立して電気的に作動可能である、複数のコンタクト素子(30)と、 を備え、 前記半導体積層体(1)が、横方向に相互に隣接して配置された複数の発光領域(20)へと細分化され、前記発光領域が、動作しているときに放射を放出するように構成され、 前記コンタクト素子(30)のうちの少なくとも1つが、前記発光領域(20)の各々に関連付けられ、 各発光領域(20)が、前記半導体積層体(1)内に凹部を含み、前記凹部が、前記上面(2)から前記活性層(11)の方向に延び、 前記上面(2)への平面視では、各発光領域(20)の前記凹部が、分離部(21)の連続的なウェブにより完全に取り囲まれ、前記分離部(21)が前記半導体積層体(1)から形成され、前記分離部(21)が隣接する発光領域(20)の間の境界を形成する、 オプトエレクトロニクス半導体チップ(100)。
IPC (1件)：
H01L 33/58
FI (1件)：
H01L33/58
Fターム (8件)：
5F142AA12 ,  5F142BA32 ,  5F142CA03 ,  5F142CB11 ,  5F142CD02 ,  5F142DA14 ,  5F142DA64 ,  5F142DB24
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM