特許

J-GLOBAL ID：201703007609134766

ESD保護素子を有する半導体装置

発明者： 吉野 英生
出願人/特許権者： エスアイアイ・セミコンダクタ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2016-055583
公開番号（公開出願番号）：特開2017-174836
出願日： 2016年03月18日
公開日（公表日）： 2017年09月28日
要約：

【課題】主に8V以下で動作する低電圧ICを有する半導体装置において、製造コストやTATの増加なく、また、回路規模も大きくすることなく、内部領域よりも耐圧の低いESD保護素子を提供する。【解決手段】ESD保護素子としてNMOSを用いたオフトランジスタのドレインアクティブ領域内にN型とP型のドレイン領域を有し、P型ドレイン領域の電位はPウェルまたはP型半導体基板の電位とし、ドレインアクティブ領域内のPN接合による接合耐圧をESD保護素子の耐圧とすることを特徴とするESD保護素子。【選択図】図1

請求項（抜粋）：

ESD保護素子を有する半導体装置であって、 所定の動作電圧と内部領域内の素子を有し、 前記ESD保護素子はPウェルあるいはP型半導体基板に設けられたN型MOSトランジスタからなり、 前記N型MOSトランジスタのゲート電極は、前記Pウェルの電位であるウェル電位あるいは前記P型半導体基板の電位であるグラウンド電位となるように、前記Pウェルあるいは前記P型半導体基板に接続されており、 前記N型MOSトランジスタのドレインアクティブ領域内にN型高濃度ドレイン領域およびP型ドレイン領域が隣接して配置され、PN接合を構成しており、 前記P型ドレイン領域の電位は前記Pウェルまたは前記P型半導体基板の電位であり、 前記ESD保護素子の耐圧は前記ドレインアクティブ領域内の前記PN接合における接合耐圧であることを特徴とするESD保護素子を有する半導体装置。

IPC (3件)：

H01L 21/822 ,  H01L 27/04 ,  H01L 27/06

FI (2件)：

H01L27/04 H ,  H01L27/06 311C

Fターム (11件)：

5F038BH05 ,  5F038BH06 ,  5F038BH07 ,  5F038BH13 ,  5F038EZ13 ,  5F038EZ20 ,  5F048AA02 ,  5F048CC06 ,  5F048CC08 ,  5F048CC11 ,  5F048CC18

引用特許：

審査官引用 (4件)

• 特許第7186610号
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-110238   出願人：新日本製鐵株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2007-215948   出願人：セイコーインスツル株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-322720   出願人：セイコーエプソン株式会社