特許
J-GLOBAL ID:200903058543306219
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
松下 義治
公報種別:公開公報
出願番号(国際出願番号):特願2007-215948
公開番号(公開出願番号):特開2009-049296
出願日: 2007年08月22日
公開日(公表日): 2009年03月05日
要約:
【課題】 工程の増加や占有面積の大きな増加なくオフリーク電流を小さく抑えた、十分なESD保護機能を持たせたシャロートレンチ分離構造を有するESD保護用のN型のMOSトランジスタを有する半導体装置を得る。【解決手段】 素子分離にシャロートレンチ構造を有するESD保護用のN型MOSトランジスタにおいて、ESD保護用のN型MOSトランジスタのドレイン領域の近傍に、ESD保護用のN型MOSトランジスタのドレイン領域と接したP型の領域を介して外部接続端子からの信号を受けるN型の領域を形成した。【選択図】 図1
請求項(抜粋):
外部接続端子と内部回路領域との間に、前記内部回路領域に形成された内部素子をESDによる破壊から保護するために形成された、素子分離にシャロートレンチ構造を用いたESD保護用のN型MOSトランジスタを有する半導体装置において、前記ESD保護用のN型MOSトランジスタのドレイン領域のゲート電極とは反対の側に、前記ドレイン領域と接するP型の領域によって分離された、前記外部接続端子からの信号を受けるN型の領域が形成されていることを特徴とする半導体装置。
IPC (5件):
H01L 27/06
, H01L 21/823
, H01L 27/088
, H01L 21/822
, H01L 27/04
FI (4件):
H01L27/06 311C
, H01L27/06 311B
, H01L27/08 102F
, H01L27/04 H
Fターム (21件):
5F038BH01
, 5F038BH05
, 5F038BH07
, 5F038BH13
, 5F038CA02
, 5F038EZ20
, 5F048AA02
, 5F048AA04
, 5F048AA07
, 5F048BB01
, 5F048BB05
, 5F048BC02
, 5F048BC03
, 5F048BC06
, 5F048BG13
, 5F048CC06
, 5F048CC08
, 5F048CC11
, 5F048CC13
, 5F048CC15
, 5F048CC18
引用特許: