特許
J-GLOBAL ID：201703009318221850

並列処理装置及び通信制御方法

発明者：
安島 雄一郎

安島 雄一郎 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 特許業務法人酒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-077292
公開番号（公開出願番号）：特開2017-187973
出願日： 2016年04月07日
公開日（公表日）： 2017年10月12日
要約：
【課題】処理能力を向上させた並列処理装置を提供する。【解決手段】並列処理装置1は、ノード11、ノード12及びノード13を有する。ノード11は、所定データのRDMA通信を開始させ、RDMA通信の応答を受信するプロセッサ111と、プロセッサ111による所定データのRDMA通信の開始を受けて、RDMAによる所定データの送信を指示するRDMA通信要求を送信する通信インタフェース113とを備える。ノード12は、所定データが格納されたメモリ122と、通信インタフェース113から送信されたRDMA通信要求を受信し、メモリ122に格納された所定データをRDMAでノード13へ送信する通信インタフェース123とを備える。ノード13は、メモリ132と、通信インタフェース123によりRDMAで送信された所定データを受信しメモリ132に格納し、RDMA通信の応答を作成し送信する通信インタフェース133とを備える。【選択図】図1
請求項（抜粋）：
第1情報処理装置、第2情報処理装置及び第3情報処理装置を有する並列処理装置であって、 前記第1情報処理装置は、 所定データのRDMA通信を開始させ、前記RDMA通信の応答を受信するデータ転送制御部と、 前記データ転送制御部による前記所定データの前記RDMA通信の開始を受けて、前記RDMA通信による前記所定データの送信を指示するRDMA通信要求を送信する転送指示部とを備え、 前記第2情報処理装置は、 前記所定データが格納された第1メモリと、 前記データ転送制御部から送信された前記RDMA通信要求を受信し、前記第1メモリに格納された前記所定データを前記RDMA通信で前記第3情報処理装置へ送信するデータ送信部とを備え、 前記第3情報処理装置は、 第2メモリと、 前記データ送信部により前記RDMA通信で送信された前記所定データを受信し前記第2メモリに格納し、前記RDMA通信の前記応答を作成し送信する受信処理部とを備えた ことを特徴とする並列処理装置。
IPC (2件)：
G06F 15/173 ,  G06F 13/28
FI (3件)：
G06F15/173 665D ,  G06F15/173 685A ,  G06F13/28 310A
Fターム (7件)：
5B045AA07 ,  5B045BB18 ,  5B045BB42 ,  5B045BB54 ,  5B045BB56 ,  5B045DD01 ,  5B061DD09
引用特許：
審査官引用 (4件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM