特許

J-GLOBAL ID：201703010942044597

半導体記憶装置

発明者： 太田 健介 ,  入沢 寿史 ,  河井 友也 ,  松下 大介 ,  手塚 勉
出願人/特許権者： 株式会社東芝
代理人 (1件)： きさらぎ国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2015-153924
公開番号（公開出願番号）：特開2017-034144
出願日： 2015年08月04日
公開日（公表日）： 2017年02月09日
要約：

【課題】半導体記憶装置において、チャネルの薄膜化及び高移動度化を実現する。【解決手段】実施の形態の半導体記憶装置は、メモリセルを備える。このメモリセルは、酸化物半導体層と、ゲート電極と、当該酸化物半導体層と当該ゲート電極との間に配置された電荷蓄積層と、を備える。この酸化物半導体層は、n型酸化物半導体層とp型酸化物半導体層との積層構造を含む。【選択図】図5A

請求項（抜粋）：

メモリセルを備え、 前記メモリセルは、酸化物半導体層と、ゲート電極と、当該酸化物半導体層と当該ゲート電極との間に配置された電荷蓄積層と、を備え、 前記酸化物半導体層は、n型酸化物半導体層とp型酸化物半導体層との積層構造を含む ことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/336 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L29/78 371 ,  H01L27/10 434

Fターム (72件)：

5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP44 ,  5F083EP48 ,  5F083EP49 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER11 ,  5F083ER23 ,  5F083GA01 ,  5F083GA05 ,  5F083GA06 ,  5F083GA09 ,  5F083GA10 ,  5F083GA15 ,  5F083GA21 ,  5F083GA27 ,  5F083GA29 ,  5F083HA02 ,  5F083HA06 ,  5F083JA02 ,  5F083JA04 ,  5F083JA06 ,  5F083JA12 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA44 ,  5F083JA53 ,  5F083KA01 ,  5F083KA05 ,  5F083KA11 ,  5F083LA02 ,  5F083LA03 ,  5F083LA05 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083LA21 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083ZA28 ,  5F101BA45 ,  5F101BA47 ,  5F101BA49 ,  5F101BB02 ,  5F101BB08 ,  5F101BC01 ,  5F101BD13 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BD35 ,  5F101BD39 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF01 ,  5F101BF03 ,  5F101BF09 ,  5F101BH16

引用特許：

審査官引用 (2件)

• 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
  公報種別：公開公報   出願番号：特願2010-014339   出願人：ソニー株式会社
• 不揮発性メモリ素子を有する装置
  公報種別：公開公報   出願番号：特願2010-250711   出願人：株式会社半導体エネルギー研究所