特許
J-GLOBAL ID：201703010970654074
スイッチングレギュレータ及び集積回路パッケージ
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人 佐野特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-127115
公開番号（公開出願番号）：特開2017-017982
出願日： 2016年06月28日
公開日（公表日）： 2017年01月19日
要約：
【課題】電流モード制御が容易であって、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータを提供する。【解決手段】出力電圧VOUTに応じてMOSトランジスタQ1(第1スイッチ)及びMOSトランジスタQ2(第2スイッチ)が相補的にオン/オフし、昇降圧モード時にMOSトランジスタQ3(第3スイッチ)のオンデューティDを固定してMOSトランジスタQ3(第3スイッチ)及びMOSトランジスタQ4(第4スイッチ)が相補的にオン/オフするスイッチングレギュレータ。当該スイッチングレギュレータは、第2スイッチを流れる電流の情報に応じて電流モード制御を行う。【選択図】図1
請求項（抜粋）：
入力電圧から出力電圧を生成するスイッチングレギュレータであって、
第1端が前記入力電圧の印加端に接続された第1スイッチと、
第1端が前記第1スイッチの第2端に接続されて第2端が前記入力電圧よりも低い所定電圧の印加端に接続された第2スイッチと、
前記第2スイッチを流れる電流を検出する電流検出部と、
第1端が前記第1スイッチと前記第2スイッチの接続ノードに接続されたインダクタと、
第1端が前記インダクタの第2端に接続されて第2端が前記所定電圧の印加端に接続された第3スイッチと、
第1端が前記インダクタと前記第3スイッチの接続ノードに接続されて第2端が前記出力電圧の印加端に接続された第4スイッチと、
前記出力電圧に応じて前記第1スイッチ及び前記第2スイッチを相補的にオン/オフさせるための降圧用制御信号を生成する第1制御回路と、
昇降圧モード時に前記第3スイッチのオンデューティD(0≦D≦1)を固定値D’(0<D’<1)に固定して前記第3スイッチ及び前記第4スイッチを相補的にオン/オフさせるための昇圧用制御信号を生成する第2制御回路と、
を有し、
前記第1制御回路は、前記電流検出部によって検出された電流の情報を蓄積して、蓄積された電流の情報にランプ電圧生成部で生成されたランプ電圧を合成してスロープ電圧を生成するスロープ電圧生成部を有し、前記スロープ電圧に応じて前記降圧用制御信号を生成することを特徴とするスイッチングレギュレータ。
IPC (1件)：
FI (1件)：
Fターム (22件)：
5H730AA04
, 5H730AS01
, 5H730AS04
, 5H730AS05
, 5H730BB13
, 5H730BB14
, 5H730BB57
, 5H730DD04
, 5H730DD12
, 5H730EE59
, 5H730FD01
, 5H730FD41
, 5H730FD51
, 5H730FG05
, 5H730FG26
, 5H730XX02
, 5H730XX04
, 5H730XX15
, 5H730XX22
, 5H730XX24
, 5H730XX35
, 5H730XX44
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
