半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：きさらぎ国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2016-057113
公開番号（公開出願番号）：特開2017-174895
出願日： 2016年03月22日
公開日（公表日）： 2017年09月28日
要約：

【課題】書き込み/消去動作上のマージン拡大、データ保持特性の向上、及び読み出し動作の高速化を実現する半導体記憶装置を提供することを目的とする。【解決手段】実施形態に係る半導体記憶装置は、半導体基板と、前記半導体基板上において第1方向に交互に複数積層された第1絶縁膜及び第1導電膜と、前記第1方向に延びる第1半導体膜と、前記第1絶縁膜及び前記第1導電膜と前記第1半導体膜との間に配置され電荷蓄積膜を含むメモリ膜とを備え、前記第1絶縁膜と前記第1半導体膜との間において、前記第1半導体膜及び前記メモリ膜間に空隙が設けられ、前記第1導電膜と前記第1半導体膜との間において、前記第1半導体膜と前記メモリ膜が接触することを特徴とする。【選択図】図4

請求項（抜粋）：

半導体基板と、前記半導体基板上において第1方向に交互に複数積層された第1絶縁膜及び第1導電膜と、前記第1方向に延びる第1半導体膜と、前記第1絶縁膜及び前記第1導電膜と前記第1半導体膜との間に配置され電荷蓄積膜を含むメモリ膜とを備え、前記第1絶縁膜と前記第1半導体膜との間において、前記第1半導体膜及び前記メモリ膜間に空隙が設けられ、前記第1導電膜と前記第1半導体膜との間において、前記第1半導体膜と前記メモリ膜が接触することを特徴とする半導体記憶装置。

IPC (4件)：

H01L 29/788 , H01L 21/336 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (20件)：

5F083EP18 , 5F083EP23 , 5F083EP76 , 5F083GA01 , 5F083GA11 , 5F083GA21 , 5F083JA33 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083KA01 , 5F083LA16 , 5F083PR05 , 5F101BA45 , 5F101BB05 , 5F101BD16 , 5F101BD30 , 5F101BD34 , 5F101BF02

引用特許：

審査官引用 (5件)

特許第8952443号
半導体記憶装置の製造方法
公報種別：公開公報出願番号：特願2014-128830 出願人：株式会社東芝
マルチレベル構造を有する記憶装置
公報種別：公開公報出願番号：特願2007-327918 出願人：コミツサリアタレネルジーアトミーク

全件表示

前のページに戻る