特許
J-GLOBAL ID:201703017375763484
半導体装置の製造方法および半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人サクラ国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-053149
公開番号(公開出願番号):特開2017-168692
出願日: 2016年03月16日
公開日(公表日): 2017年09月21日
要約:
【課題】回路基板の位置ずれを抑制する。【解決手段】実施形態の半導体装置の製造方法は、第1の凹部と第1の凹部の壁面から突出する基板保持用リブとを備え、基板保持用リブが、第1の凹部の底面から離れた位置にある第1の面と、第1の凹部の壁面から第1の凹部の底面に向かって傾斜する第2の面と、第2の面から突出するように第2の面の傾斜方向に沿って延在するクラッシュリブと、第2の面の下端に接するように第1の面と第2の面との間に設けられた溝と、を有する第1の筐体部に、回路基板を、底面に交差する方向からクラッシュリブの一部を押し潰しながら第1の面に向かって保持する工程を具備する。【選択図】図1
請求項(抜粋):
第1の凹部と前記第1の凹部の壁面から突出する基板保持用リブとを備え、前記基板保持用リブが、前記第1の凹部の底面から離れた位置にある第1の面と、前記第1の凹部の壁面から前記第1の凹部の底面に向かって傾斜する第2の面と、前記第2の面から突出するように前記第2の面の傾斜方向に沿って延在するクラッシュリブと、前記第2の面の下端に接するように前記第1の面と前記第2の面との間に設けられた溝と、を有する第1の筐体部に、半導体チップを有する回路基板を、前記底面に交差する方向から前記第1の面に向かって前記クラッシュリブの一部を押し潰しながら保持する工程と、
前記第1の筐体部と第2の凹部を備える第2の筐体部とを、前記第1の凹部および前記第2の凹部に囲まれた空間に前記回路基板を配置するように結合する工程と、
前記保持する工程の前または後に、前記回路基板に電気的に接続された接続端子を形成する工程と、を具備する、半導体装置の製造方法。
IPC (1件):
FI (1件):
Fターム (2件):
引用特許:
出願人引用 (7件)
-
回路基板内蔵型コネクタ
公報種別:公開公報
出願番号:特願2003-168576
出願人:古河電気工業株式会社, 株式会社デンソー
-
板材収容箱
公報種別:公開公報
出願番号:特願平7-248653
出願人:住友電装株式会社
-
電子機器収納ケース
公報種別:公開公報
出願番号:特願2010-146256
出願人:パナソニック電工株式会社
-
特許第6307752号
-
特許第7306159号
-
メモリ装置
公報種別:公開公報
出願番号:特願2009-034066
出願人:鴻海精密工業股ふん有限公司
-
特許第7540786号
全件表示
前のページに戻る