特許
J-GLOBAL ID：201703018117269226
半導体装置及びその設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：特許公報
出願番号（国際出願番号）：特願2013-153383
公開番号（公開出願番号）：特開2015-026635
特許番号：特許第6142710号
出願日： 2013年07月24日
公開日（公表日）： 2015年02月05日
請求項（抜粋）：
【請求項1】 メモリセルアレイ領域と周辺回路領域とを有する半導体基板と、
前記メモリセルアレイ領域の前記半導体基板上に形成され、第1の面積及び第1の幅を有する強誘電体キャパシタと、
前記周辺回路領域の前記半導体基板上に形成され、前記強誘電体キャパシタと同じ積層構造を有し、前記第1の面積よりも大きい第2の面積を有し、前記第1の幅以下の第2の幅を有するダミーキャパシタと
を有しており、
前記第1の面積は、前記強誘電体キャパシタの底面積であり、
前記第2の面積は、前記ダミーキャパシタの底面積であり、
前記第1の幅は、前記強誘電体キャパシタの底面の幅のうち最小の幅であり、
前記第2の幅は、前記ダミーキャパシタの底面の幅のうち最小の幅であり、
前記ダミーキャパシタは、複数の並列するスリットが設けられて隣り合う前記スリットにより前記第2の幅が規定されており、連続的に一体となるように形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/8246 ( 200 6.01)
, H01L 27/105 ( 200 6.01)
, H01L 27/10 ( 200 6.01)
H01L 27/10 444 B
, H01L 27/10 481
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
