特許
J-GLOBAL ID：201703018864201169

抵抗率増強領域を有する半導体デバイスおよびその製造方法

発明者：
ダレル ヒル

ダレル ヒル について

, 
ブルース グリーン

ブルース グリーン について


出願人/特許権者：
エヌエックスピー ユーエスエイ インコーポレイテッド

エヌエックスピー ユーエスエイ インコーポレイテッド について


代理人 (1件)： 本田 淳
公報種別：公開公報
出願番号（国際出願番号）：特願2016-210646
公開番号（公開出願番号）：特開2017-183696
出願日： 2016年10月27日
公開日（公表日）： 2017年10月05日
要約：
【課題】ドレイン遅延を増加させることなく漏れ電流を低下させる。【解決手段】半導体デバイス100は、上面を含むベース基板102と、ベース基板102の上面に配置された核生成層104と、核生成層104の上方に配置された第1の半導体層106と、第1の半導体層106の上方に配置された第2の半導体層108と、第2の半導体層108において第2の半導体層108の上面に近接するチャネル109と、第1の半導体層106の上面107に近接する上部境界を有する抵抗率増強領域180とを含む。抵抗率増強領域180は、チャネル109からある距離だけ下に位置する上部境界を有する。半導体デバイス100を製造する方法は、一つまたは複数のイオン種を第1の半導体層106を通して注入して抵抗率増強領域180を形成することを含む。【選択図】図1
請求項（抜粋）：
半導体デバイスであって、 上面を含むベース基板と、 前記ベース基板の上面の上方に配置された核生成層と、 前記核生成層の上方に配置された第1の半導体層と、 前記第1の半導体層上に配置された第2の半導体層と、 前記第2の半導体層内において前記第2の半導体層の上面に近接するチャネルと、 一つまたは複数のイオン種が注入された注入領域であって、前記注入領域は、抵抗率増強領域を含み、前記注入領域は、前記チャネル及び前記第2の半導体層の上面からある距離だけ下に位置する上部境界を有する、前記注入領域と を備える半導体デバイス。
IPC (5件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 21/336 ,  H01L 29/78
FI (2件)：
H01L29/80 H ,  H01L29/78 301B
Fターム (35件)：
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GJ10 ,  5F102GK02 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR07 ,  5F102GR12 ,  5F102GV07 ,  5F102GV08 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA04 ,  5F140BA06 ,  5F140BA08 ,  5F140BA09 ,  5F140BB06 ,  5F140BB15 ,  5F140BB18 ,  5F140CB02 ,  5F140CC02 ,  5F140CC03 ,  5F140CC09
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM