埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス

発明者： ,
出願人/特許権者：
代理人 (1件)：特許業務法人浅村特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-099518
公開番号（公開出願番号）：特開2013-179337
出願日： 2013年05月09日
公開日（公表日）： 2013年09月09日
要約：

【課題】活性化アニールは、高エネルギーイオンを半導体格子中に打ち込むことによって生じた損傷を修復することができる。しかし、いくつかの半導体材料では、かなりの格子損傷修復が行われる可能性のある温度は、材料が通常の周囲圧力で解離する温度よりも高いことがある。【解決手段】半導体デバイスを製作する方法は、第1のドーパント濃度を有する第1の伝導型の第1の半導体層を形成すること、および第1の半導体層上に第2の半導体層を形成することを含む。第2の半導体層は、第1のドーパント濃度よりも低い第2のドーパント濃度を有する。第2の半導体層を貫通して延びて第1の半導体層に接触する第1の伝導型の打込み領域を形成するように、第2の半導体層中にイオンが打ち込まれる。第1の電極が第2の半導体層の打込み領域上に形成され、第2の電極が、第2の半導体層の非打込み領域上に形成される。関連したデバイスも述べられる。【選択図】図1F

請求項（抜粋）：

半導体デバイスを製作する方法であって、第1の半導体層を形成するステップと、前記第1の半導体層の伝導度よりも低い伝導度を有する第2の半導体層を、前記第1の半導体層上に形成するステップと、前記第2の半導体層を貫通して延び、しかし前記第1の半導体層を完全に貫通せずに部分的に入った打込み領域を形成するように、前記第2の半導体層中にイオンを打ち込むステップと、前記第2の半導体層の前記打込み領域上に電極を形成するステップと、前記打込み領域から間隔をあけて配置された、前記第2の半導体層の非打込み領域上に非オーミックコンタクトを形成するステップとを含むことを特徴とする方法。

IPC (8件)：

H01L 21/338 , H01L 29/778 , H01L 29/812 , H01L 21/265 , H01L 29/417 , H01L 29/423 , H01L 21/28 , H01L 21/318

FI (10件)：

H01L29/80 H , H01L29/80 F , H01L21/265 601H , H01L29/50 J , H01L29/58 Z , H01L21/28 301B , H01L21/265 601A , H01L21/265 H , H01L21/265 602B , H01L21/318 B

Fターム (71件)：

4M104AA03 , 4M104AA04 , 4M104AA07 , 4M104AA09 , 4M104BB01 , 4M104BB02 , 4M104BB04 , 4M104BB05 , 4M104BB06 , 4M104BB07 , 4M104BB09 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB21 , 4M104BB28 , 4M104BB30 , 4M104CC01 , 4M104CC03 , 4M104DD08 , 4M104DD09 , 4M104DD15 , 4M104DD16 , 4M104DD17 , 4M104DD18 , 4M104DD26 , 4M104DD34 , 4M104DD63 , 4M104DD79 , 4M104EE06 , 4M104EE16 , 4M104EE17 , 4M104FF07 , 4M104GG03 , 4M104GG04 , 4M104GG06 , 4M104GG11 , 4M104GG12 , 4M104GG18 , 4M104HH15 , 5F058BA05 , 5F058BA20 , 5F058BC02 , 5F058BC08 , 5F058BC10 , 5F058BF02 , 5F058BF04 , 5F058BF23 , 5F058BF30 , 5F058BJ04 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ02 , 5F102GJ03 , 5F102GJ04 , 5F102GJ05 , 5F102GJ10 , 5F102GQ01 , 5F102GR01 , 5F102GS04 , 5F102GT01 , 5F102GT03 , 5F102GT05 , 5F102GT06 , 5F102GV07 , 5F102GV08 , 5F102HC07 , 5F102HC21

引用特許：

出願人引用 (9件)

特開昭59-004084
特開昭64-057680
電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2005-032217 出願人：日本電気株式会社

全件表示

審査官引用 (13件)

電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2005-032217 出願人：日本電気株式会社
半導体装置および半導体装置の製造方法
公報種別：公開公報出願番号：特願2005-191737 出願人：アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ
特開昭59-004084

全件表示

前のページに戻る