特許
J-GLOBAL ID：201703019665578543

半導体装置

発明者：
遠井 茂男

遠井 茂男 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2016-222927
公開番号（公開出願番号）：特開2017-069569
出願日： 2016年11月16日
公開日（公表日）： 2017年04月06日
要約：
【課題】本発明は、表面電極をはんだ接合する場合に、加熱または冷却の伴う条件下において高い耐量を有する半導体装置を提供する。【解決手段】本発明は、第1導電型のドリフト層12と、ドリフト層12上のうちの第1領域に形成されたゲート構造と、第1領域およびドリフト層12上のうちの第2領域を覆って配置された表面電極2と、表面電極2上に部分的に形成された接合層40と、接合層40上に形成されたはんだ層3と、はんだ層3上に配置されたリードフレーム1とを備える。接合層40は、第1領域に対応する表面電極2上の領域を覆い、かつ、接合層40の端部は第2領域に対応する表面電極2上の領域に位置する。第2領域においてダイオードが形成されている。【選択図】図1
請求項（抜粋）：
第1導電型のドリフト層と、 前記ドリフト層上に形成された、第2導電型のベース層と、 前記ベース層表層から前記ドリフト層内に達して形成された溝と、 前記溝の側面および底面に沿って形成されたゲート絶縁膜と、 前記溝内の前記ゲート絶縁膜の内側に形成されたゲート電極と、 前記ベース層表層において前記溝を挟んで形成された、第1導電型のソース層と、 前記溝と、前記ソース層の一部とを覆って形成された、層間絶縁膜と、 前記ベース層および前記層間絶縁膜を覆って配置された、表面電極と、 前記表面電極上に部分的に形成された、表面電極とは異なる金属からなる異種金属層と、 前記異種金属層上に形成され、当該異種金属層が介在することにより前記表面電極との密着性が弱められた接合層と、 前記接合層上に形成されたはんだ層と、 前記はんだ層上に配置されたリードフレームとを備えることを特徴とする、 半導体装置。
IPC (12件)：
H01L 29/78 ,  H01L 29/739 ,  H01L 27/04 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 21/28 ,  H01L 21/320 ,  H01L 21/768 ,  H01L 23/522 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/48
FI (10件)：
H01L29/78 652Q ,  H01L29/78 655F ,  H01L29/78 653A ,  H01L29/78 657D ,  H01L29/78 657F ,  H01L27/06 102A ,  H01L21/28 301R ,  H01L21/88 T ,  H01L25/04 C ,  H01L23/48 G
Fターム (21件)：
4M104BB02 ,  4M104CC01 ,  4M104CC05 ,  4M104EE18 ,  4M104FF02 ,  4M104FF13 ,  4M104FF27 ,  4M104GG03 ,  4M104GG06 ,  4M104GG18 ,  5F033HH08 ,  5F033HH18 ,  5F033HH19 ,  5F033VV07 ,  5F033XX19 ,  5F048AC10 ,  5F048BC03 ,  5F048BC12 ,  5F048BD06 ,  5F048BF02 ,  5F048BF07
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM