特許
J-GLOBAL ID:201703019793429127
半導体装置の製造方法、及び、半導体装置
発明者:
,
出願人/特許権者:
代理人 (5件):
田中 伸一郎
, 大塚 文昭
, 西島 孝喜
, 須田 洋之
, 上杉 浩
公報種別:公開公報
出願番号(国際出願番号):特願2017-145606
公開番号(公開出願番号):特開2017-208567
出願日: 2017年07月27日
公開日(公表日): 2017年11月24日
要約:
【課題】2個のマスクで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を形成し、ゲートラストプロセスであり、自己整合で柱状半導体層上部を金属と半導体との仕事関数差によってn型半導体層もしくはp型半導体層として機能させるSGT構造とその製造方法を提供する。【解決手段】第1〜第6の工程を有する。第1工程は、フィン状半導体層の周囲に第1の絶縁膜を形成する。第2工程は、柱状半導体層と第1のポリシリコンによる第1のダミーゲートを形成する。第3工程は、前記第1のダミーゲートと前記柱状半導体層の側壁に第2のダミーゲートを形成する。第4工程は、前記第2のダミーゲートの周囲に、サイドウォール状に残存させ、第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上部と前記柱状半導体層下部に第2の拡散層を形成し、前記第2の拡散層上に金属と半導体の化合物を形成する。【選択図】図1
請求項(抜粋):
半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された柱状半導体層と、
前記柱状半導体層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、
前記柱状半導体層の上部側壁の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2の金属からなる第1のコンタクトと、
前記ゲート配線上に形成された前記第2の金属を含む第3のコンタクトと、
前記第1のコンタクトの下側にさらに形成された前記第2のゲート絶縁膜と、
を有し、
前記第1のコンタクトの上部と前記柱状半導体層上部が電気的に接続されていることを特徴とする半導体装置。
IPC (6件):
H01L 21/336
, H01L 29/78
, H01L 29/423
, H01L 29/49
, H01L 29/417
, H01L 29/41
FI (5件):
H01L29/78 301X
, H01L29/78 301S
, H01L29/58 G
, H01L29/50 M
, H01L29/44 L
Fターム (33件):
4M104AA01
, 4M104BB04
, 4M104BB13
, 4M104BB30
, 4M104BB32
, 4M104CC01
, 4M104CC05
, 4M104DD03
, 4M104DD04
, 4M104FF01
, 4M104FF04
, 4M104GG09
, 4M104GG14
, 4M104HH20
, 5F140AC01
, 5F140BA01
, 5F140BB04
, 5F140BC15
, 5F140BF01
, 5F140BF05
, 5F140BF54
, 5F140BG36
, 5F140BH30
, 5F140BH47
, 5F140BJ01
, 5F140BJ05
, 5F140BJ06
, 5F140BJ07
, 5F140BJ08
, 5F140BJ10
, 5F140BJ26
, 5F140CB04
, 5F140CE07
前のページに戻る