特許
J-GLOBAL ID:201703019839338954
電界効果トランジスタを備えたパワー半導体回路
発明者:
,
出願人/特許権者:
代理人 (3件):
今井 秀樹
, 藤田 アキラ
, 松本 喬
公報種別:公開公報
出願番号(国際出願番号):特願2016-124322
公開番号(公開出願番号):特開2017-017688
出願日: 2016年06月23日
公開日(公表日): 2017年01月19日
要約:
【課題】エネルギーロスの少ないパワー半導体回路を提供する。【解決手段】電界効果トランジスタ(T1,T2)と、駆動機構(2)と低電圧検出回路(5)とを有している制御機構(3)とを備えたパワー半導体回路。駆動機構(2)は、電界効果トランジスタ(T1,T2)を駆動するように構成され、且つ電界効果トランジスタ(T1,T2)のゲート(G)と電気接続されている。低電圧検出回路(5)は、電界効果トランジスタ(T1,T2)のドレイン(D)とソース(S)との間に印加されるパワー半導体電圧(U1,U2)が特定の電圧値(Uw)を下回ったときに低電圧検出信号(F)を発生させるように構成されている。前記駆動機構(2)は、電界効果トランジスタ(T1,T2)を通電させるための通電命令と低電圧検出信号(F)とが存在するときに電界効果トランジスタ(T1,T2)を通電させるように構成されている。【選択図】図1
請求項(抜粋):
接続部としてドレイン(D)とソース(S)とゲート(G)とを有している電界効果トランジスタ(T1,T2)と、駆動機構(2)と低電圧検出回路(5)とを有している制御機構(3)とを備え、前記駆動機構(2)が、前記電界効果トランジスタ(T1,T2)を駆動するように構成され、且つ前記電界効果トランジスタ(T1,T2)の前記ゲート(G)と電気接続され、前記低電圧検出回路(5)は、前記電界効果トランジスタ(T1,T2)の前記ドレイン(D)と前記ソース(S)との間に印加されるパワー半導体電圧(U1,U2)が特定の電圧値(Uw)を下回ったときに低電圧検出信号(F)を発生させるように構成され、前記駆動機構(2)は、前記電界効果トランジスタ(T1,T2)を通電させるための通電命令と前記低電圧検出信号(F)とが存在するときに前記電界効果トランジスタ(T1,T2)を通電させるように構成されているパワー半導体回路。
IPC (4件):
H03K 17/042
, H03K 17/04
, H03K 17/695
, H03K 17/687
FI (4件):
H03K17/042
, H03K17/04 E
, H03K17/695
, H03K17/687 F
Fターム (23件):
5J055AX03
, 5J055AX12
, 5J055AX55
, 5J055AX66
, 5J055BX16
, 5J055CX13
, 5J055DX13
, 5J055DX14
, 5J055DX22
, 5J055DX44
, 5J055DX59
, 5J055EY01
, 5J055EY10
, 5J055EY12
, 5J055EY21
, 5J055EZ10
, 5J055FX05
, 5J055FX07
, 5J055FX13
, 5J055FX19
, 5J055FX33
, 5J055GX01
, 5J055GX05
引用特許:
前のページに戻る