特許
J-GLOBAL ID：201703020475694944

半導体装置

発明者：
佐伯 宰

佐伯 宰 について

, 
田中 士道

田中 士道 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-264139
公開番号（公開出願番号）：特開2014-110326
特許番号：特許第6116878号
出願日： 2012年12月03日
公開日（公表日）： 2014年06月12日
請求項（抜粋）：
【請求項1】 主表面を有する半導体基板と、 前記半導体基板の前記主表面に形成された、光電変換を行なうための受光素子が形成される受光素子領域と、 前記半導体基板の前記主表面における前記受光素子領域の外部に形成された、前記半導体基板の外部との電気信号の入出力を行なう周辺領域と、 平面視における前記受光素子領域と前記周辺領域との間に形成された境界領域と、 前記境界領域に配置され、前記受光素子領域と前記周辺領域との間で電気信号の入出力を行なう複数の信号線と、 複数の前記信号線のそれぞれと異なる層に配置される導電層とを備え、 複数の前記信号線のそれぞれから見た前記導電層の相対的な位置がすべて同じであり、かつ前記導電層はすべて同一の層に配置され、 前記導電層には固定電位が印加され、 前記信号線の、前記導電層に対向する側と反対側に他の導電層をさらに備え、 前記他の導電層は複数の前記信号線のそれぞれおよび前記導電層と異なる層に配置され、 複数の前記信号線のそれぞれから見た前記他の導電層の相対的な位置がすべて同じであり、かつ前記他の導電層はすべて同一の層に配置され、 前記導電層および前記他の導電層の双方に固定電位が印加される、半導体装置。
IPC (1件)：
H01L 27/146 ( 200 6.01)
FI (1件)：
H01L 27/14 A
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM