特許
J-GLOBAL ID：201703021065466746
増幅回路、積分回路、電圧比較回路および電圧時間変換回路
発明者：
出願人/特許権者：
代理人 (2件)：
福島 祥人
, 澤村 英幸
公報種別：公開公報
出願番号（国際出願番号）：特願2015-159016
公開番号（公開出願番号）：特開2017-038269
出願日： 2015年08月11日
公開日（公表日）： 2017年02月16日
要約：
【課題】回路構成の複雑化および素子数の増加を抑制しつつ増幅器のオフセット電圧の影響を低減することが可能な増幅回路、積分回路、電圧比較回路および電圧時間変換回路を提供する。【解決手段】増幅器AM1の出力端子O1と増幅器AM2の反転入力端子I3との間にはキャパシタC1が接続される。増幅器AM2の反転入力端子I3と出力端子O2との間にはスイッチSWが接続される。増幅器AM2の非反転入力端子I4には入力電圧Vin3が与えられる。第1の期間には、スイッチS2,S3を通して増幅器AM1の非反転入力端子I1および反転入力端子I2に共通電圧Vcomが与えられ、スイッチSWがオンする。第2の期間には、スイッチS1,S4を通して増幅器AM1の非反転入力端子I1および反転入力端子I2にそれぞれ入力電圧Vin1,Vin2が与えられ、スイッチSWがオフする。【選択図】図1
請求項（抜粋）：
第1の入力端子、第2の入力端子および第1の出力端子を有し、前記第1の入力端子の電圧と前記第2の入力端子の電圧との差を増幅して前記第1の出力端子に出力する第1の増幅器と、
第3の入力端子、第4の入力端子および第2の出力端子を有し、前記第3の入力端子の電圧と前記第4の入力端子の電圧との差を増幅して前記第2の出力端子に出力する第2の増幅器と、
前記第1の増幅器の前記第1の出力端子と前記第2の増幅器の前記第3の入力端子との間に接続される容量素子と、
前記第1の増幅器の前記第1および第2の入力端子に接続される電圧切り替え手段と、
前記第2の増幅器の前記第3の入力端子と前記第2の出力端子との間に接続されるスイッチ手段とを備え、
前記電圧切り替え手段は、第1の期間において前記第1および第2の入力端子を等電位にし、前記第1の期間に続く第2の期間において前記第1の入力端子に第1の入力電圧を与えるとともに前記第2の入力端子に第2の入力電圧を与えるように構成され、
前記スイッチ手段は、前記第1の期間においてオンし、前記第2の期間においてオフするように構成され、
前記第2の増幅器の前記第4の入力端子には、前記第1および第2の期間において第3の入力電圧が与えられる、増幅回路。
IPC (1件)：
FI (2件)：
Fターム (17件)：
5J500AA03
, 5J500AA51
, 5J500AC13
, 5J500AC92
, 5J500AF08
, 5J500AH10
, 5J500AH17
, 5J500AH29
, 5J500AH38
, 5J500AK00
, 5J500AK03
, 5J500AK17
, 5J500AK31
, 5J500AM08
, 5J500AS00
, 5J500AT01
, 5J500AT06
