文献

J-GLOBAL ID：201802227593115789   整理番号：18A0116275

SATを用いたFF遷移の相関に基づく低捕捉電力のドントケア充填法

A Don’t Care Filling Method for Low Capture Power based on Correlation of FF Transitions Using SAT

著者 (4件)： YOSHIMURA Masayoshi (Faculty of Computer Science and Engineering, Kyoto Sangyo University) ,  TAKAHASHI Yoshiyasu (Graduate School of Industrial Technology, Nihon University) ,  YAMAZAKI Hiroshi (College of Industrial Technology, Nihon University) ,  HOSOKAWA Toshinori (College of Industrial Technology, Nihon University)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Web))
巻： E100.A  号： 12  ページ： 2824-2833(J-STAGE)  発行年： 2017年 
JST資料番号： U0466A  ISSN： 1745-1337  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： テストパターンへの応答が,スピードスキャンテストにおいてフリップフロップ(FF)によってキャプチャされ,過度のIRドロップが発生する時,高い起動誘導スイッチング動作によって高い消費電力が発生する可能性がある。IRドロップは,深いサブミクロン時代に重大な捕獲誘発収量の損失を引き起こす可能性がある。X識別およびX充填を用いた試験修正方法は,捕捉サイクルにおける電力消費を低減するのに有効であることが知られている。従来の低消費電力指向のX充填方法は,FFを連続して選択し,FF上の遷移数を減少させる値を割り当てる。本論文では,いくつかのFFに対して同時にX充填を行うSATソルバを用いた,新規の低消費電力指向X充填方法を提案する。また,FFの遷移と消費電力との間の相関係数に基づいて,FFの選択順序を提案した。実験結果は,提案方法が,正当化確率ベースの充填と比較してISCAS’89およびITC’99ベンチマーク回路に有効であることを示す。(翻訳著者抄録)

シソーラス用語： *双安定回路 ,  *電力 ,  *充足可能性問題 ,  応用プログラム ,  消費電力 ,  *充填 ,  相関係数 ,  超LSI
準シソーラス用語： ソルバ ,  低消費電力

著者キーワード (5件)： transition faults ,  correlation ,  capture power reduction ,  X-filling ,  SAT

分類 (1件)： 集積回路一般  (NC03161C)

引用文献 (13件)：

• [1] T. Yoshida and M. Watati, “A new approach for low power scan testing,” Proc. International Test Conference (ITC2003), pp.480-487, 2003. 10.1109/test.2003.1270873
• [2] J. Song, H. Yi, D. Hwang, and S. Park, “A compression improvement technique for low-power scan test data,” 2006 IEEE Region 10 Conference TENCON, pp.14-17, 2006. 10.1109/tencon.2006.344040
• [3] X. Wen, K. Miyase, S. Kajihara, H. Furukawa, Y. Yamato, A. Takashima, K. Noda, H. Ito, K. Hatayama, T. Aikyo, and K.K. Saluja, “A capture-safe test generation scheme for at-speed scan testing,” 2008 13th European Test Symposium, pp.55-60, 2008. 10.1109/ets.2008.13
• [4] K. Miyase and S. Kajihara, “XID: Don't care identification of test patterns for combinational circuits,” IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol.23, no.2, pp.321-326, Feb. 2004. 10.1109/tcad.2003.822103
• [5] X. Wen, Y. Yamashita, S. Kajihara, L.-T. Wang, K.K. Saluja, and K. Kinoshita, “On low-capture-power test generation for scan testing,” Proc. 23rd IEEE VLSI Test Symposium 2005, pp.265-270, 2005. 10.1109/vts.2005.60

タイトルに関連する用語 (4件)： SAT ,  遷移 ,  相関 ,  捕捉