文献

J-GLOBAL ID：201802229269468804   整理番号：18A2029299

CMOS-VLSI技術と互換性のある10μW/cm2級高電力密度プレーナSiナノワイヤ熱電エネルギーハーベスタ【JST・京大機械翻訳】

10μW/cm²-Class High Power Density Planar Si-Nanowire Thermoelectric Energy Harvester Compatible with CMOS-VLSI Technology

著者 (20件)： Tomita M. (Waseda Univ., Tokyo, Japan) ,  Oba S. (Waseda Univ., Tokyo, Japan) ,  Himeda Y. (Waseda Univ., Tokyo, Japan) ,  Yamato R. (Waseda Univ., Tokyo, Japan) ,  Shima K. (Waseda Univ., Tokyo, Japan) ,  Kumada T. (Waseda Univ., Tokyo, Japan) ,  Xu M. (Waseda Univ., Tokyo, Japan) ,  Takezawa H. (Waseda Univ., Tokyo, Japan) ,  Mesaki K. (Waseda Univ., Tokyo, Japan) ,  Tsuda K. (Waseda Univ., Tokyo, Japan) ,  Hashimoto S. (Waseda Univ., Tokyo, Japan) ,  Zhan T. (Waseda Univ., Tokyo, Japan) ,  Zhang H. (Gunma Univ., Kiryu, Japan) ,  Kamakura Y. (Osaka Univ., Osaka, Japan) ,  Suzuki Y. (Shizuoka Univ., Hamamatsu, Japan) ,  Inokawa H. (Shizuoka Univ., Hamamatsu, Japan) ,  Ikeda H. (Shizuoka Univ., Hamamatsu, Japan) ,  Matsukawa T. (AIST, Tsukuba, Japan) ,  Matsuki T. (Waseda Univ., Tokyo, Japan) ,  Watanabe T. (Waseda Univ., Tokyo, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： VLSI Technology  ページ： 93-94  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Siナノワイヤ(NW)熱電(TE)発電機の最良ベンチマークを,CMOSプロセス技術と互換性のある提案した平面デバイスアーキテクチャにより達成した。TE電力密度は12μW/cm2に相当し,5Kの外部印加温度差で記録された。実証により,環境と体温を利用して,モノ(IoT)アプリケーションの費用効果的な自律的インターネット(IoT)アプリケーションへの道が開かれている。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *超LSI ,  計算機アーキテクチャ ,  *互換性 ,  インターネット ,  ベンチマーク ,  体温 ,  *CMOS ,  *ナノワイヤ ,  応用プログラム
準シソーラス用語： 自律性 ,  費用対効果 ,  モノのインターネット ,  温度差 ,  印加電圧 ,  *電力密度 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： CMOS ,  VLSI ,  互換性 ,  高電力密度 ,  プレーナ ,  Si ,  ナノワイヤ ,  エネルギーハーベスタ