文献
J-GLOBAL ID:201802238819889852   整理番号:18A0795952

トラップ電荷信頼性を有する増強デバイス静電気学のためのソース加工トンネルFET【JST・京大機械翻訳】

Source engineered tunnel FET for enhanced device electrostatics with trap charges reliability
著者 (3件):
資料名:
巻: 194  ページ: 79-84  発行年: 2018年 
JST資料番号: C0406B  ISSN: 0167-9317  CODEN: MIENEF  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,しきい値電圧の低減と高周波応答の改善に加えて,素子の電流駆動性を改善するためのトンネル電界効果トランジスタ(TFET)の新しい構成を報告した。このために,ソース領域を高く(1×10~20cm-3)ドープし,金属電極をソース領域上に置き,ソース/チャネル界面における急峻なトンネリング接合を生成することにより電流駆動性を改善した。シミュレーション結果は,ON状態電流(≒10倍)の優れた改善,しきい値電圧の低下,および素子のアナログ/RFパラメータの大幅な改善を示した。ソース電極の下でのトラップ電荷の影響も,ソーストラップ電荷の高密度にわたるデバイスの信頼できる挙動を示す異なる濃度の正と負のトラップを持つ提案したデバイスについて調べた。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る