文献
J-GLOBAL ID:201802249142077221   整理番号:18A0423300

マルチV_Tゲートスタックを有する高k/金属ゲートFinFET技術を用いた10nm SRAMのBTI特性とその挙動の研究【Powered by NICT】

Investigation of BTI characteristics and its behavior on 10nm SRAM with high-k/metal gate FinFET technology having multi-VT gate stack
著者 (7件):
資料名:
巻: 81  ページ: 201-209  発行年: 2018年 
JST資料番号: C0530A  ISSN: 0026-2714  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: イギリス (GBR)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
バイアス-温度不安定性(BTI)が,アナログとディジタルの両回路動作のためのキーデバイス信頼性関心事の一つである。10nm FinFETプロセス技術におけるV_T変調のための仕事関数金属(WFM)の特徴は,WFM依存B TI特性をもたらした。以前の14nm技術のそれらと類似レベル経年劣化のDCおよびAC操作の両方で観察された。BTI誘起V_T変動は3Dフィン寸法スケーリングで増加すると予想されるので,このような変動は,回路設計のための特性化と正確に考慮しなければならない。リング発振器(RO)とSRAMを研究することにより,回路のトランジスタレベルB TI劣化の影響を報告した。SNM(静的雑音マージン)およびWRM(書込みマージン)の観点からSRAMセル安定性をさらにV_minシフトを特性化することにより,SRAM HTOL応力によって研究した。500hまでのロバストな10nm SRAMと製品レベルHTOL信頼性を実証した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  固体デバイス計測・試験・信頼性 

前のページに戻る