文献

J-GLOBAL ID：201802275611517810   整理番号：18A0827224

位相整合オンチップクロック乗算のための反高調波MDLL

An anti-harmonic MDLL for phase-aligned on-chip clock multiplication

著者 (2件)： Kim Jongsun (Electronic and Electrical Engineering, Hongik University) ,  Bae BH (Electronic and Electrical Engineering, Hongik University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 15  号： 5  ページ： 20180042(J-STAGE)  発行年： 2018年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,位相整合オンチップクロック発生のための新しい反高調波分数比乗算遅延同期ループ(FMDLL)ベースのクロック周波数乗算器を提案した。新しい高調波ロック検出器(HLD)の採用により,提案したFMDLLは,従来のMDLLにおける高調波ロック問題を解決した。提案したFMDLLは,整数比(=N)だけで乗算できる従来のMDLLと異なり,分数比(=N/M)で入力クロックを乗算することができた。新しいFMDLLにより,リセットなしで動作中の出力周波数または乗算因子を急速に変化させることができた。65nm CMOSプロセスで作製した,高調波フリーFMDLLは,N=4,5,8,10およびM=1,2,3のプログラマブル比で,2GHzから4GHzまで動作し,0.013mm²の活性面積を占めた。N/M=10/1の4GHzで,測定した最大出力クロックジッタとRMSジッタは,それぞれ25.6psと2.62psであった。提案したFMDLLは4GHzで7.16mWを消費した。(翻訳著者抄録)

シソーラス用語： *信号発生器 ,  超小形回路技術 ,  *位相整合 ,  *乗算 ,  *同期回路 ,  CMOS ,  電気障害
準シソーラス用語： オンチップ ,  クロックジッタ ,  クロック発生 ,  *クロック発生器 ,  *遅延同期ループ

著者キーワード (5件)： 遅延同期ループの乗算 ,  MDLL ,  周波数逓倍器 ,  クロック発生 ,  クロック乗算

分類 (2件)： 半導体集積回路  (NC03162T) ,  その他の電子回路  (NC05090X)

引用文献 (10件)：

• [1] A. Elshazlyet al.: “Clock multiplication techniques using digital multiplying delay-locked loops,” IEEE J. Solid-State Circuits 48 (2013) 1416 (DOI: 10.1109/JSSC.2013.2254552).
• [2] R. Farjad-Radet al.: “A low-power multiplying DLL for low jitter multigigahertz clock generation in highly integrated digital chips,” IEEE J. Solid-State Circuits 37 (2002) 1804 (DOI: 10.1109/JSSC.2002.804340).
• [3] S. Yeet al.: “A multiple-crystal interface PLL with VCO realignment to reduce phase noise,” IEEE J. Solid-State Circuits 37 (2002) 1795 (DOI: 10.1109/JSSC.2002.804339).
• [4] B. Helalet al.: “A highly digital MDLL-based clock multiplier that leverages self-scrambling time-to-digital converter to achieve subpicosecond jitter performance,” IEEE J. Solid-State Circuits 43 (2008) 855 (DOI: 10.1109/JSSC.2008.917372).
• [5] T. A. Ali, et al.: “A 4.6 GHz MDLL with -46 dBc reference spur and aperture position tuning,” ISSCC Dig. Tech. Papers (2011) 466 (DOI: 10.1109/ISSCC.2011.5746400).

タイトルに関連する用語 (5件)： 位相整合 ,  オンチップ ,  クロック ,  乗算 ,  高調波