特許
J-GLOBAL ID：201803001099973023
シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
好宮 幹夫
, 小林 俊弘
公報種別：公開公報
出願番号（国際出願番号）：特願2016-174640
公開番号（公開出願番号）：特開2018-041829
出願日： 2016年09月07日
公開日（公表日）： 2018年03月15日
要約：
【課題】多層膜を形成したときの反りが低減されるシリコンエピタキシャルウェーハを製造することができるシリコンエピタキシャルウェーハの製造方法を提供する。【解決手段】予め、試験用のシリコンウェーハを準備し、該試験用のシリコンウェーハの表面に前記多層膜を形成し、該多層膜を形成したシリコンウェーハの反り方向及び反り量(Warp)Wを測定する工程と、前記測定した反り方向とは反対方向に前記測定した反り量Wを相殺する反りが形成されるように、デバイス形成用基板であるシリコンウェーハと該デバイス形成用基板であるシリコンウェーハ上に形成するエピタキシャル層の形成条件とを選択し、前記選択したデバイス形成用基板であるシリコンウェーハの前記多層膜を形成する表面上に前記選択したエピタキシャル層の形成条件で前記エピタキシャル層を形成する工程を含むシリコンエピタキシャルウェーハの製造方法。【選択図】図1
請求項（抜粋）：
シリコンウェーハと、該シリコンウェーハ上に形成されたエピタキシャル層からなり、前記エピタキシャル層上に多層膜を形成するためのシリコンエピタキシャルウェーハの製造方法であって、
予め、試験用のシリコンウェーハを準備し、該試験用のシリコンウェーハの表面に前記多層膜を形成し、該多層膜を形成したシリコンウェーハの反り方向及び反り量(Warp)Wを測定する工程と、
前記測定した反り方向とは反対方向に前記測定した反り量Wを相殺する反りが形成されるように、デバイス形成用基板であるシリコンウェーハと該デバイス形成用基板であるシリコンウェーハ上に形成するエピタキシャル層の形成条件とを選択し、前記選択したデバイス形成用基板であるシリコンウェーハの前記多層膜を形成する表面上に前記選択したエピタキシャル層の形成条件で前記エピタキシャル層を形成する工程を含むことを特徴とするシリコンエピタキシャルウェーハの製造方法。
IPC (2件)：
FI (2件)：
Fターム (6件)：
5F045AB02
, 5F045AF03
, 5F045BB11
, 5F152LN05
, 5F152NN03
, 5F152NQ03
