特許
J-GLOBAL ID：201803002101439508

半導体装置

発明者：
細谷 邦雄

細谷 邦雄 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2018-117852
公開番号（公開出願番号）：特開2018-159948
出願日： 2018年06月21日
公開日（公表日）： 2018年10月11日
要約：
【課題】接触不良を低減し、コンタクト抵抗の増大を抑制し、開口率が高い液晶表示装置を得ることを課題とする。【解決手段】基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、島状半導体膜と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜を有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記補助容量は保護膜に覆われていない液晶表示装置に関する。【選択図】図1
請求項（抜粋）：
トランジスタと、 補助容量と、 前記トランジスタの半導体層と電気的に接続された配線と、 前記半導体層と電気的に接続された導電層と、 前記導電層と電気的に接続された画素電極と、 前記画素電極及び前記補助容量と重なる領域に開口部を有し、且つ前記トランジスタ及び前記配線を覆う領域を有する絶縁膜と、を有することを特徴とする半導体装置。
IPC (3件)：
G02F 1/136 ,  H01L 29/786 ,  G09F 9/30
FI (3件)：
G02F1/1368 ,  H01L29/78 613Z ,  G09F9/30 338
Fターム (82件)：
2H192AA24 ,  2H192BA25 ,  2H192BB03 ,  2H192BB53 ,  2H192BC24 ,  2H192BC33 ,  2H192CB05 ,  2H192DA02 ,  2H192DA12 ,  2H192DA63 ,  2H192EA22 ,  2H192EA43 ,  2H192HA44 ,  5C094AA31 ,  5C094AA43 ,  5C094AA44 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DB04 ,  5C094EA04 ,  5C094FB02 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094FB19 ,  5C094HA05 ,  5C094HA06 ,  5C094HA07 ,  5C094HA08 ,  5F110AA12 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110DD03 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110EE23 ,  5F110EE36 ,  5F110EE38 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF28 ,  5F110FF30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG19 ,  5F110GG25 ,  5F110GG42 ,  5F110GG43 ,  5F110GG45 ,  5F110HJ01 ,  5F110HK01 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK21 ,  5F110HK22 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HM17 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN73 ,  5F110PP03 ,  5F110PP04 ,  5F110QQ02 ,  5F110QQ09 ,  5F110QQ11
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM