特許
J-GLOBAL ID：201803003470352099
ファームウェア更新のための強誘電メモリの拡張
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
片寄 恭三
公報種別：公表公報
出願番号（国際出願番号）：特願2017-563054
公開番号（公開出願番号）：特表2018-526760
出願日： 2016年06月02日
公開日（公表日）： 2018年09月13日
要約：
説明される例において、集積回路が、ファームウェアをストアするための強誘電ランダムアクセスメモリ(FRAM)を含む。FRAMは、通常動作モードにおいて2T2C FRAMメモリとして、及び、更新モードにおいて1TC1 FRAMメモリとして、選択的に動作するように構築される。ストアされたファームウェアの更新が、FRAMを更新(1TC1)モードにすること(56)、及び、更新されたコードを複数のメモリロケーションの各々において1TC1ハーフセルの交互の行に書き込むこと(58)によって実施され、一方で、他の交互の行の他の1TC1ハーフセルがオリジナルデータを保持する。更新された内容の検証(60)に続いて、他のハーフセルのオリジナルデータが、検証された更新されたデータで上書きされ(62)、動作モードが通常(2T2C)動作モードに変更される(70)。
請求項（抜粋）：
集積回路における強誘電ランダムアクセスメモリ(FRAM)アレイにストアされる内容を更新する方法であって、前記FRAMアレイが、行及び列に配されるメモリセルを含み、前記FRAMアレイの各メモリセルが、通常動作モードにおいて2トランジスタ2コンデンサ(2T2C)メモリセルとして、及び、更新モードにおいて第1及び第2の1トランジスタ1コンデンサ(1T1C)ハーフセルとして動作可能であり、前記方法が、
複数の前記メモリセルの各メモリセルにおいて相補分極状態として第1のデータセットをストアすること、
前記FRAMアレイを前記更新モードにすること、
前記メモリセルのうち選択される複数のメモリセルの各メモリセルの前記第2のハーフセルにおいて第2のデータセットを書き込むこと、
前記第2のデータセットを検証すること、
前記第2のデータセットを成功裏に検証することに応答して、前記選択された複数のメモリセルの各メモリセルの前記第1のハーフセルに前記第2のデータセットを書き込むこと、及び
次いで、前記FRAMアレイを前記通常動作モードにすること、
を含む、方法。
IPC (2件)：
FI (2件)：
G11C11/22 240
, G06F11/16 667
