特許
J-GLOBAL ID：201803004751312700

半導体装置

発明者：
木村 肇

木村 肇 について

, 
梅崎 敦司

梅崎 敦司 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2018-052059
公開番号（公開出願番号）：特開2018-129522
出願日： 2018年03月20日
公開日（公表日）： 2018年08月16日
要約：
【課題】消費電力の低い半導体装置および表示装置を提供することを目的する。【解決手段】単結晶半導体基板から、単結晶半導体層を分離し、それを絶縁基板に固定し、絶縁基板上でTFTを形成する。そして、そのTFTを用いて、駆動回路を形成する。そのTFTは、活性層が概ね単結晶状態にあるため、電流特性が良い。その結果、消費電力が低く、薄型で、小型な表示装置を形成することが出来る。また、コントローラとソースドライバ中のシフトレジスタを、同じ電源電圧で動作させる。これにより、消費電力を下げることが出来る。【選択図】図1
請求項（抜粋）：
第1のトランジスタを有するシフトレジスタを有し、 第2のトランジスタを有し、 前記第1のトランジスタは、第1のチャネル形成領域を有し、 前記第2のトランジスタは、第2のチャネル形成領域を有し、 単結晶半導体に、前記第1のチャネル形成領域を有し、 酸化物半導体層に、前記第2のチャネル形成領域を有し、 基板の上方に、前記単結晶半導体と前記酸化物半導体層とを有することを特徴とする半導体装置。
IPC (1件)：
H01L 29/786
FI (2件)：
H01L29/78 612B ,  H01L29/78 618B
Fターム (51件)：
5F110AA04 ,  5F110AA09 ,  5F110BB02 ,  5F110BB03 ,  5F110BB05 ,  5F110BB09 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD07 ,  5F110DD13 ,  5F110DD15 ,  5F110EE28 ,  5F110EE30 ,  5F110EE32 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG05 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG32 ,  5F110GG34 ,  5F110HJ01 ,  5F110HL03 ,  5F110HL04 ,  5F110HL06 ,  5F110HL12 ,  5F110HL24 ,  5F110HM15 ,  5F110HM17 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN40 ,  5F110NN62 ,  5F110NN65 ,  5F110NN71 ,  5F110NN73 ,  5F110NN78 ,  5F110PP01 ,  5F110PP34 ,  5F110QQ06 ,  5F110QQ16 ,  5F110QQ19
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM