特許
J-GLOBAL ID：201803004951410412
半導体装置
出願人/特許権者：
株式会社デンソー
株式会社デンソー について
代理人 (3件)： 矢作 和行 , 野々部 泰平 , 久保 貴則
公報種別：公開公報
出願番号（国際出願番号）：特願2016-199127
公開番号（公開出願番号）：特開2018-060966
出願日： 2016年10月07日
公開日（公表日）： 2018年04月12日
要約：
【課題】部品点数が増大するのを抑制する半導体装置を提供する。【解決手段】半導体装置100は、双方向に電流が流れる電流経路に接続される。半導体装置100は、第1チップ10、第2チップ20、シャント抵抗30、リードフレーム40、及び、モールド樹脂60を備えている。第1チップ10は、電流経路において一方向に電流が流れるのを制限する第1スイッチング素子12を有している。第2チップ20は、電流経路において一方向と反対方向に電流が流れるのを制限する第2スイッチング素子22を有している。シャント抵抗30は、一端が第1チップ10に接続されるとともに、他端が第2チップ20に接続されて、第1チップ10と第2チップ20とを中継することで電流経路の一部を形成している。リードフレーム40は、第1チップ10が固定配置された第1リード42と、第2チップ20が固定配置された第2リード44と、を有している。【選択図】図2
請求項（抜粋）：
双方向に電流が流れる電流経路に接続されるとともに前記電流経路の一部を形成する半導体装置であって、
オフ状態にされることで前記電流経路において一方向に電流が流れるのを制限する第1スイッチング素子(12)を有する第1チップ(10)と、
オフ状態にされることで前記電流経路において前記一方向と反対方向に電流が流れるのを制限する第2スイッチング素子(22)を有する第2チップ(20)と、
一端が前記第1チップに接続されるとともに他端が前記第2チップに接続されて、前記第1チップと前記第2チップとを中継することで前記電流経路の一部を形成する配線(30)と、
前記第1チップが固定配置された第1リード(42)と、前記第2チップが固定配置された第2リード(44)と、を有し、前記電流経路を形成するリードフレーム(40)と、
前記第1チップ、前記第2チップ、前記配線、及び、前記リードフレームを一体的に封止するモールド樹脂(60)と、を備え、
前記配線は、前記電流経路に流れる電流を検出するための抵抗体(32)を有するシャント抵抗であり、
前記リードフレームは、前記配線のうちの前記抵抗体の両端に接続され、前記抵抗体による電圧降下を検出するためのセンス端子(100e,100f,46)をさらに有している半導体装置。
IPC (3件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved