特許
J-GLOBAL ID:201803006379262272
光論理回路
発明者:
,
,
,
出願人/特許権者:
,
代理人 (3件):
山川 茂樹
, 小池 勇三
, 山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願2016-168953
公開番号(公開出願番号):特開2018-036455
出願日: 2016年08月31日
公開日(公表日): 2018年03月08日
要約:
【課題】回路構成の簡素化と演算の高速化を両立させる。【解決手段】光論理回路は、Nビット(Nは2以上の整数)の複数の入力信号X1,・・・,Xnの論理演算を行う際に、複数の入力信号X1,・・・,Xnに対する同一のビット同士の所定の論理関数の結果をビット毎に出力する論理回路2〜4と、この論理回路2〜4の出力を制御入力として、ビット毎の論理演算の結果、またはビット毎の論理演算に必要な、上位ビットへの伝搬信号を出力する論理回路5とを備える。論理回路5は、論理回路2〜4の出力に応じて、下位ビットからの伝搬信号と、この伝搬信号の否定信号と、値0と、値1のうちいずれか1つを出力する。【選択図】 図7
請求項(抜粋):
Nビット(Nは2以上の整数)の複数の入力信号の論理演算を行う際に、前記複数の入力信号に対する同一のビット同士の所定の論理関数の結果をビット毎に出力する第1の論理回路と、
この第1の論理回路の出力を制御入力として、ビット毎の前記論理演算の結果、またはビット毎の論理演算に必要な、上位ビットへの伝搬信号を出力する第2の論理回路とを備え、
前記第2の論理回路は、前記第1の論理回路の出力に応じて、下位ビットからの伝搬信号と、この伝搬信号の否定信号と、値0と、値1のうちいずれか1つを出力することを特徴とする光論理回路。
IPC (1件):
FI (1件):
Fターム (8件):
2K102BA08
, 2K102BB04
, 2K102BC04
, 2K102BD01
, 2K102DC07
, 2K102DC08
, 2K102EA21
, 2K102EB20
引用特許:
前のページに戻る