特許
J-GLOBAL ID：201803010058401081
素子基板、フルライン記録ヘッド及び記録装置
出願人/特許権者：
キヤノン株式会社
キヤノン株式会社 について
代理人 (6件)： 大塚 康徳 , 高柳 司郎 , 大塚 康弘 , 木村 秀二 , 下山 治 , 永川 行光
公報種別：特許公報
出願番号（国際出願番号）：特願2013-116247
公開番号（公開出願番号）：特開2014-233894
特許番号：特許第6222998号
出願日： 2013年05月31日
公開日（公表日）： 2014年12月15日
請求項（抜粋）：
【請求項1】 第1の電圧が印加される複数の記録素子と、前記複数の記録素子に対応して備えられ前記複数の記録素子を駆動する複数の駆動素子と、外部から入力される信号に基づいて前記複数の記録素子を選択して駆動するための選択信号を生成する複数のロジック回路と、前記複数のロジック回路に対応して備えられ前記選択信号の前記第1の電圧より低い第2の電圧であるロジック電圧を昇圧する複数の第1の昇圧回路とを備えた素子基板であって、
外部からロジック電圧の降下を検知したことを示す検知信号を入力するパッドと、
前記検知信号を前記パッドを介して入力して昇圧する第2の昇圧回路と、
前記複数の駆動素子と前記複数の第1の昇圧回路とに対応して備えられ、前記複数の第1の昇圧回路それぞれが出力する昇圧された選択信号と、前記第2の昇圧回路により昇圧された検知信号とを入力して論理演算を行い、該論理演算の結果を出力して前記複数の駆動素子を駆動する複数の高電圧ロジック回路とを有し、
前記検知信号が入力されたときは、前記昇圧された選択信号に係わりなく、前記複数の高電圧ロジック回路は前記複数の駆動素子の駆動を禁止し、
前記複数の記録素子を選択するためにマトリクス構成を採用し、
前記複数の高電圧ロジック回路はそれぞれ、データ信号とブロック選択信号とを前記選択信号として入力し、
前記複数の高電圧ロジック回路はそれぞれ、3入力のNOR回路を含み、
前記NOR回路は、前記データ信号と前記ブロック選択信号と前記第2の昇圧回路により昇圧された検知信号とを入力して論理演算を行うことを特徴とする素子基板。
IPC (3件)：
FI (5件)：
引用特許：
審査官引用 (4件)
-
液体吐出ヘッドおよび液体吐出装置
公報種別：公開公報 出願番号：特願2011-079803 出願人：キヤノン株式会社 -
ヘッド基板、記録ヘッド、ヘッドカートリッジ、及びその記録ヘッド或いはヘッドカートリッジを用いた記録装置
公報種別：公開公報 出願番号：特願2004-357183 出願人：キヤノン株式会社 -
記録へッド及びその記録へッドを用いた記録装置
公報種別：公開公報 出願番号：特願平10-320947 出願人：キヤノン株式会社
前のページに戻る
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved