特許
J-GLOBAL ID：201803010762868408

半導体装置及び半導体装置の製造方法

発明者：
尾崎 史朗

尾崎 史朗 について

, 
岡本 直哉

岡本 直哉 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (3件)： 伊東 忠重 ,  伊東 忠彦 ,  加藤 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願2016-124440
公開番号（公開出願番号）：特開2017-228685
出願日： 2016年06月23日
公開日（公表日）： 2017年12月28日
要約：
【課題】窒化物半導体を用いた半導体装置において、ゲートリーク電流が低く、閾値変動の少ない半導体装置を提供する。【解決手段】基板の上に、窒化物半導体により形成された第1の半導体層と、前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、前記第2の半導体層の上に形成された第1の絶縁膜と、前記第1の絶縁膜の上に形成された第2の絶縁膜と、前記第2の絶縁膜の上に形成されたゲート電極と、を有し、前記第1の絶縁膜は、前記第2の半導体層の側に形成された窒化物膜と、前記窒化物膜の上に形成された酸窒化物膜と、を有し、前記第2の絶縁膜は、酸化物により形成されていることを特徴とする半導体装置により上記課題を解決する。【選択図】 図1
請求項（抜粋）：
基板の上に、窒化物半導体により形成された第1の半導体層と、 前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、 前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、 前記第2の半導体層の上に形成された第1の絶縁膜と、 前記第1の絶縁膜の上に形成された第2の絶縁膜と、 前記第2の絶縁膜の上に形成されたゲート電極と、 を有し、 前記第1の絶縁膜は、前記第2の半導体層の側に形成された窒化物膜と、前記窒化物膜の上に形成された酸窒化物膜と、を有し、 前記第2の絶縁膜は、酸化物により形成されていることを特徴とする半導体装置。
IPC (6件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 21/316
FI (5件)：
H01L29/80 H ,  H01L29/78 301B ,  H01L29/78 301G ,  H01L21/316 C ,  H01L21/316 M
Fターム (58件)：
5F058BB01 ,  5F058BC03 ,  5F058BC08 ,  5F058BC09 ,  5F058BC11 ,  5F058BF73 ,  5F058BH16 ,  5F058BJ01 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GR09 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC10 ,  5F102HC16 ,  5F102HC19 ,  5F140AA06 ,  5F140AA24 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BB06 ,  5F140BB18 ,  5F140BD02 ,  5F140BD04 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD15 ,  5F140BE01 ,  5F140BE07 ,  5F140BE10 ,  5F140BF05 ,  5F140BF11 ,  5F140BF15 ,  5F140BG30 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BK29 ,  5F140BK38 ,  5F140CE02 ,  5F140CE16
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM