特許
J-GLOBAL ID：201803011243280424

半導体装置

発明者：
北川 光彦

北川 光彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝デバイス&ストレージ株式会社

東芝デバイス&ストレージ株式会社 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2016-182065
公開番号（公開出願番号）：特開2018-046255
出願日： 2016年09月16日
公開日（公表日）： 2018年03月22日
要約：
【課題】通電能力を向上できる半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第1電極と、第1導電形の第1半導体領域と、第1導電形の第2半導体領域と、第2導電形の第3半導体領域と、第1導電形の第4半導体領域と、第2電極と、第2導電形の第5半導体領域と、第3電極と、第1ゲート電極と、を有する。第3半導体領域は、第2半導体領域の上に設けられている。第4半導体領域は、第3半導体領域の上に設けられている。第2電極は、第4半導体領域の上に設けられている。第5半導体領域は、第2半導体領域の上に設けられ、第1方向において第3半導体領域と離間している。第3電極は、第5半導体領域の上に設けられ、第2電極と離間している。第1ゲート電極は、第1方向において第1ゲート絶縁層を介して第3半導体領域と対面している。第1ゲート電極は、第3半導体領域と第5半導体領域との間に位置している。【選択図】図1
請求項（抜粋）：
第1電極と、 前記第1電極の上に設けられ、前記第1電極と電気的に接続された第1導電形の第1半導体領域と、 前記第1半導体領域の上に設けられ、前記第1半導体領域よりも第1導電形のキャリア濃度が低い第1導電形の第2半導体領域と、 前記第2半導体領域の上に設けられた第2導電形の第3半導体領域と、 前記第3半導体領域の上に設けられた第1導電形の第4半導体領域と、 前記第4半導体領域の上に設けられ、前記第4半導体領域と電気的に接続された第2電極と、 前記第2半導体領域の上に設けられ、第1方向において前記第3半導体領域と離間した第2導電形の第5半導体領域と、 前記第5半導体領域の上に設けられ、前記第2電極と離間し、前記第5半導体領域と電気的に接続された第3電極と、 前記2半導体領域の上に設けられ、前記第1方向において第1ゲート絶縁層を介して前記第3半導体領域と対面し、前記第3半導体領域と前記第5半導体領域との間に位置する第1ゲート電極と、 を備えた半導体装置。
IPC (8件)：
H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 29/739 ,  H01L 29/06 ,  H01L 29/41 ,  H01L 29/423 ,  H01L 29/49
FI (24件)：
H01L29/78 652C ,  H01L29/78 653C ,  H01L29/78 652K ,  H01L29/78 652J ,  H01L29/78 652T ,  H01L29/78 652F ,  H01L29/78 652L ,  H01L29/78 652S ,  H01L29/78 652M ,  H01L29/78 656A ,  H01L29/78 658Z ,  H01L29/78 655C ,  H01L29/78 655A ,  H01L29/78 657F ,  H01L29/78 652N ,  H01L29/06 301M ,  H01L29/06 301S ,  H01L29/06 301V ,  H01L29/78 652P ,  H01L29/06 301F ,  H01L29/06 301G ,  H01L29/44 L ,  H01L29/58 G ,  H01L29/44 Y
Fターム (17件)：
4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104AA10 ,  4M104BB01 ,  4M104BB02 ,  4M104CC05 ,  4M104FF02 ,  4M104FF04 ,  4M104FF06 ,  4M104FF10 ,  4M104FF11 ,  4M104GG06 ,  4M104GG09 ,  4M104GG18 ,  4M104HH18 ,  4M104HH20
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM