特許
J-GLOBAL ID：201803014024064383
パイプライン型A/Dコンバータ
発明者：
,
出願人/特許権者：
代理人 (4件)：
森下 賢樹
, 村田 雄祐
, 三木 友由
, 真家 大樹
公報種別：特許公報
出願番号（国際出願番号）：特願2013-271678
公開番号（公開出願番号）：特開2015-126497
特許番号：特許第6270202号
出願日： 2013年12月27日
公開日（公表日）： 2015年07月06日
請求項（抜粋）：
【請求項1】 アナログの入力電圧をデジタルデータに変換するパイプライン型A/Dコンバータであって、
直列に接続されたn個(nは自然数)のB型変換器を備え、
前記B型変換器は、
前段の変換器から時分割で、第1フェーズにおいて第1補間電圧を受け、第2フェーズにおいて第2補間電圧を受ける入力端子と、
前記第1フェーズにおいて前記第1補間電圧をサンプリングしてその後ホールドし、前記第2フェーズにおいて前記第2補間電圧をサンプリングしてその後ホールドする第1サンプルホールド回路と、
第3フェーズにおいて、前記第1サンプルホールド回路によりホールドされる前記第1補間電圧および前記第2補間電圧の間を複数のセグメントに分割し、所定のコモン電圧が属するセグメントを示すデジタルデータを生成する第1サブ変換器と、
第4フェーズにおいて、前記コモン電圧が属するセグメントの上限以上の電圧レベルを有する上側シフト電圧を生成し、第5フェーズにおいて、前記コモン電圧が属するセグメントの下限以下の電圧レベルを有する下側シフト電圧を生成する第1シフト電圧生成部と、
前記第4フェーズにおいて前記上側シフト電圧を、前記コモン電圧を基準として増幅することにより第3補間電圧を生成して後段に出力するとともに、前記第5フェーズにおいて前記下側シフト電圧を、前記コモン電圧を基準として増幅することにより第4補間電圧を生成して後段に出力する第1増幅器と、
を備え、
前記第1サンプルホールド回路および前記第1シフト電圧生成部は、複数のキャパシタおよび複数のスイッチを含む第1容量アレーとして一体に構成され、
前記第1容量アレーは、
第1キャパシタ群と、
第2キャパシタ群と、
第3キャパシタ群と、
第4キャパシタ群と、
(1)前記第1フェーズにおいて前記第1補間電圧を前記第1キャパシタ群および前記第3キャパシタ群に印加し、(2)前記第2フェーズにおいて前記第2補間電圧を前記第2キャパシタ群および前記第4キャパシタ群に印加し、(3)前記第4フェーズにおいて、前記第1キャパシタ群のうち、前記第1サブ変換器により生成された前記デジタルデータに応じた個数のキャパシタと、前記第2キャパシタ群のうち、前記第1サブ変換器により生成された前記デジタルデータに応じた個数のキャパシタと、を結合することにより前記上側シフト電圧を生成し、(4)前記第5フェーズにおいて、前記第3キャパシタ群のうち、前記第1サブ変換器により生成された前記デジタルデータに応じた個数のキャパシタと、前記第4キャパシタ群のうち、前記第1サブ変換器により生成された前記デジタルデータに応じた個数のキャパシタと、を結合することにより前記下側シフト電圧を生成するように配置された第1スイッチ群と、
を含むことを特徴とするパイプライン型A/Dコンバータ。
IPC (2件)：
H03M 1/10 ( 200 6.01)
, H03M 1/14 ( 200 6.01)
H03M 1/10 A
, H03M 1/14 A
