特許
J-GLOBAL ID：201803016512847110
半導体装置
発明者：
,
出願人/特許権者：
代理人 (5件)：
田中 伸一郎
, 大塚 文昭
, 西島 孝喜
, 須田 洋之
, 上杉 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2018-027000
公開番号（公開出願番号）：特開2018-110254
出願日： 2018年02月19日
公開日（公表日）： 2018年07月12日
要約：
【課題】柱状半導体層一本あたりの選択ゲート数を減少させた半導体装置の構造を提供する。【解決手段】本発明の半導体装置は、第1の柱状半導体層と、これを取り囲む第1の選択ゲート絶縁膜と、これを取り囲む第1の選択ゲートと、第1の柱状半導体層上部を取り囲む第1のゲート絶縁膜と、第1のゲート絶縁膜を取り囲む第1のコンタクト電極と、第1の柱状半導体層上部と第1のコンタクト電極上部に接続された第1のビット線と、第2の柱状半導体層と、これを取り囲む第1の電荷蓄積層を有する層と、これを取り囲む第1の制御ゲートと、第2の柱状半導体層を取り囲む第2の電荷蓄積層を有する層と、これを取り囲む第2の制御ゲートと、第2の柱状半導体層上部を取り囲む第2のゲート絶縁膜と、第2のゲート絶縁膜を取り囲む第2のコンタクト電極と、第1の柱状半導体層の下部と第2の柱状半導体層の下部を接続する第1の下部内部配線、を有する。【選択図】図1
請求項（抜粋）：
mは2以上の偶数であって、
m+2本の柱状半導体層と、
1番目の柱状半導体層は第1の柱状半導体層であって、
2番目の柱状半導体層は第2の柱状半導体層であって、
m+2番目の柱状半導体層は第4の柱状半導体層であって、
m+1番目の柱状半導体層は第3の柱状半導体層であって、
nは2以上m+1以下の整数であって、
nが偶数のときn番目の柱状半導体層の上部はn+1番目の柱状半導体層の上部と接続し、
nが偶数のときn番目の柱状半導体層の下部はn-1番目の柱状半導体層の下部と接続し、
nが奇数のときn番目の柱状半導体層の上部はn-1番目の柱状半導体層の上部と接続し、
nが奇数のときn番目の柱状半導体層の下部はn+1番目の柱状半導体層の下部と接続するのであって、
前記第1の柱状半導体層と、
前記第1の柱状半導体層を取り囲む第1の選択ゲート絶縁膜と、
前記第1の選択ゲート絶縁膜を取り囲む第1の選択ゲートと、
前記第1の柱状半導体層上部に接続された第1のビット線と、
前記第2の柱状半導体層と、
前記第2の柱状半導体層を取り囲む第1の電荷蓄積層を有する層と、
前記第1の電荷蓄積層を有する層を取り囲む第1の制御ゲートと、
前記第1の制御ゲートの上方に形成された前記第2の柱状半導体層を取り囲む第2の電荷蓄積層を有する層と、
前記第2の電荷蓄積層を有する層を取り囲む第2の制御ゲートと、
前記第1の柱状半導体層の下部と前記第2の柱状半導体層の下部を接続する第1の下部内部配線と、
前記第3の柱状半導体層と、
前記第3の柱状半導体層を取り囲む第3の電荷蓄積層を有する層と、
前記第3の電荷蓄積層を有する層を取り囲む第3の制御ゲートと、
前記第3の制御ゲートの上方に形成された前記第3の柱状半導体層を取り囲む第4の電荷蓄積層を有する層と、
前記第4の電荷蓄積層を有する層を取り囲む第4の制御ゲートと、
前記第4の柱状半導体層と、
前記第4の柱状半導体層を取り囲む第2の選択ゲート絶縁膜と、
前記第2の選択ゲート絶縁膜を取り囲む第2の選択ゲートと、
前記第4の柱状半導体層上部に接続された第1のソース線と、
前記第3の柱状半導体層の下部と前記第4の柱状半導体層の下部を接続する第2の下部内部配線と、
を有し、
前記mは6以上の偶数であって、
3番目の柱状半導体層は第5の柱状半導体層であって、
4番目の柱状半導体層は第6の柱状半導体層であって、
前記第5の柱状半導体層と、
前記第5の柱状半導体層を取り囲む第5の電荷蓄積層を有する層と、
前記第5の電荷蓄積層を有する層を取り囲む第5の制御ゲートと、
前記第5の制御ゲートの上方に形成された前記第5の柱状半導体層を取り囲む第6の電荷蓄積層を有する層と、
前記第6の電荷蓄積層を有する層を取り囲む第6の制御ゲートと、
前記第6の柱状半導体層と、
前記第6の柱状半導体層を取り囲む第7の電荷蓄積層を有する層と、
前記第7の電荷蓄積層を有する層を取り囲む第7の制御ゲートと、
前記第7の制御ゲートの上方に形成された前記第6の柱状半導体層を取り囲む第8の電荷蓄積層を有する層と、
前記第8の電荷蓄積層を有する層を取り囲む第8の制御ゲートと、
前記第5の柱状半導体層の下部と前記第6の柱状半導体層の下部を接続する第3の下部内部配線と、
前記第2の柱状半導体層の上部と前記第5の柱状半導体層の上部とを接続する第1の上部内部配線と、
を有することを特徴とする半導体装置。
IPC (4件)：
H01L 27/115
, H01L 21/336
, H01L 29/788
, H01L 29/792
H01L27/11521
, H01L29/78 371
, H01L27/11568
5F083EP02
, 5F083EP18
, 5F083EP22
, 5F083EP33
, 5F083EP34
, 5F083EP76
, 5F083ER21
, 5F083GA01
, 5F083GA10
, 5F083GA28
, 5F083JA04
, 5F083JA19
, 5F083KA05
, 5F083KA18
, 5F083LA11
, 5F083MA06
, 5F083MA19
, 5F083NA01
, 5F083PR03
, 5F083PR09
, 5F083PR40
, 5F101BA02
, 5F101BA45
, 5F101BB02
, 5F101BD16
, 5F101BD22
, 5F101BD30
, 5F101BD34
, 5F101BD35
