特許
J-GLOBAL ID:201803018571779449

半導体装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2018-049012
公開番号(公開出願番号):特開2018-129306
出願日: 2018年03月16日
公開日(公表日): 2018年08月16日
要約:
【課題】半導体装置のクラックに起因する特性不良を低減した、半導体装置の作製方法を提供することを目的の一つとする。【解決手段】半導体素子の形成される周辺にクラック抑止層を設けることにより、基板外周部からのクラックを抑止し半導体素子へのダメージを低減することができる。また、剥離、転置する際に該半導体装置に外周部から物理的な力が加わったとしても、クラック抑止層により、該半導体装置まで進行(成長)するクラックを防止することができる。【選択図】図1
請求項(抜粋):
可撓性を有する基板上に画素回路部及び駆動回路部を設けた半導体装置であって、 前記画素回路部は、 第1のトランジスタと、 前記第1のトランジスタのソース電極又はドレイン電極と電気的に接続された第1の電極と、 前記第1の電極の端部を覆う領域を有する隔壁と、 前記第1の電極上及び前記隔壁上のEL層と、 前記EL層上の第2の電極と、を有し、 前記駆動回路部は、 第2のトランジスタを有し、 前記画素回路部及び前記駆動回路部の周辺において、連続的に設けられた樹脂膜を有し、 前記樹脂膜は、前記隔壁と同層に設けられ、かつ前記隔壁と同一の材料を有することを特徴とする半導体装置。
IPC (12件):
H05B 33/22 ,  H01L 27/32 ,  H01L 51/50 ,  H05B 33/12 ,  H05B 33/02 ,  G09F 9/30 ,  H01L 21/336 ,  H01L 29/786 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 27/088 ,  H01L 27/092
FI (12件):
H05B33/22 Z ,  H01L27/32 ,  H05B33/14 A ,  H05B33/12 B ,  H05B33/02 ,  G09F9/30 308Z ,  G09F9/30 338 ,  G09F9/30 365 ,  H01L29/78 626C ,  H01L27/06 102A ,  H01L27/088 331E ,  H01L27/092 A
Fターム (104件):
3K107AA01 ,  3K107BB01 ,  3K107CC25 ,  3K107CC33 ,  3K107CC45 ,  3K107DD02 ,  3K107DD17 ,  3K107DD89 ,  3K107DD90 ,  3K107DD97 ,  3K107EE03 ,  3K107EE22 ,  3K107EE47 ,  3K107EE48 ,  3K107EE49 ,  3K107EE50 ,  3K107EE59 ,  3K107FF15 ,  5C094AA36 ,  5C094AA42 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA06 ,  5C094DA09 ,  5C094DA13 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094JA07 ,  5F048AC03 ,  5F048AC10 ,  5F048BA16 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BB13 ,  5F048BF02 ,  5F048BF07 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110CC07 ,  5F110DD01 ,  5F110DD06 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE15 ,  5F110EE31 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF22 ,  5F110FF26 ,  5F110FF28 ,  5F110FF30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG35 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110GG57 ,  5F110GG58 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK21 ,  5F110HK22 ,  5F110HL03 ,  5F110HL04 ,  5F110HL12 ,  5F110HM15 ,  5F110NN03 ,  5F110NN05 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36 ,  5F110NN40 ,  5F110PP03 ,  5F110PP34 ,  5F110QQ06 ,  5F110QQ19
引用特許:
審査官引用 (2件)
  • 半導体装置およびその作製方法
    公報種別:公開公報   出願番号:特願2006-281161   出願人:株式会社半導体エネルギー研究所
  • 成膜方法
    公報種別:公開公報   出願番号:特願2007-301314   出願人:セイコーエプソン株式会社

前のページに戻る