特許
J-GLOBAL ID:201803019038588360
基板処理装置、基板処理レシピ判定方法、および基板処理レシピ判定プログラム
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人あい特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2016-180787
公開番号(公開出願番号):特開2018-046203
出願日: 2016年09月15日
公開日(公表日): 2018年03月22日
要約:
【課題】基板処理を行う前にレシピの妥当性を検証する。【解決手段】コントローラ90は、複数のリソース2,31,32,V1〜V5,V51〜V55,V61〜V66,V81,V82,FV2,FV4,FV55,FV65,FV66,F2,F4,F51〜F55,F61〜F66,T31,T32を制御する。記憶ユニット92には、基板を処理するための処理手順を記述した複数のステップを含むレシピ111が格納されている。コントローラ90は、レシピに従って複数のリソースを制御することにより基板処理を実行する。記憶ユニット92には、複数のリソースに関して、同一ステップ中での使用条件を記述した使用条件データ112が格納されている。コントローラ90は、基板処理を実行するまでに、レシピ111の各ステップに記述された処理条件と使用条件データ112とを照合することにより、レシピ111の適否を判定する。【選択図】図2
請求項(抜粋):
基板を処理するために制御される複数のリソースと、
基板を処理するための処理手順を記述した複数のステップを含むレシピを記憶するレシピ記憶手段と、
前記レシピ記憶手段に記憶されたレシピに従って前記複数のリソースを制御することにより基板処理を実行する制御手段と、
前記複数のリソースに関して、同一ステップ中での使用条件を記述した使用条件データを記憶する使用条件データ記憶手段と、
前記制御手段が前記基板処理を実行するまでに、前記レシピの各ステップに記述された処理条件と前記使用条件データ記憶手段に記憶された前記使用条件データとを照合することにより、前記レシピの適否を判定するレシピ判定手段と、
を含む基板処理装置。
IPC (1件):
FI (2件):
H01L21/304 648G
, H01L21/304 643A
Fターム (25件):
5F157AA16
, 5F157AB02
, 5F157AB14
, 5F157AB33
, 5F157AB90
, 5F157AC01
, 5F157AC26
, 5F157BB23
, 5F157BB44
, 5F157BC53
, 5F157CB03
, 5F157CB13
, 5F157CC11
, 5F157CD02
, 5F157CE05
, 5F157CE07
, 5F157CE08
, 5F157CE10
, 5F157CE32
, 5F157CE33
, 5F157CE36
, 5F157CE42
, 5F157CE81
, 5F157CF14
, 5F157DB02
引用特許:
前のページに戻る