特許
J-GLOBAL ID：201803019453255644
絶縁ゲート型電界効果トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 幸一
公報種別：特許公報
出願番号（国際出願番号）：特願2013-019159
公開番号（公開出願番号）：特開2014-150211
特許番号：特許第6222540号
出願日： 2013年02月04日
公開日（公表日）： 2014年08月21日
請求項（抜粋）：
【請求項1】 第1の基板上に六方晶系の結晶構造を有する第1の半導体層を成長させる工程と、
上記第1の半導体層を上記第1の基板がエッチングされるまでストライプ状にエッチングすることにより複数のストライプ状のシードを形成する工程と、
上記シードを形成した後の上記第1の基板の表面を六方晶系の結晶構造を有する半導体層が実質的に成長しないように処理する工程と、
それぞれの上記シードから六方晶系の結晶構造を有する第2の半導体層を相互に接触しないように横方向成長させる工程と、
上記第2の半導体層を横方向成長させた後、上記第2の半導体層を覆うように全面に六方晶系の結晶構造を有する第3の半導体層を成長させる工程と、
上記第3の半導体層上に第2の基板を設ける工程と、
上記シード、上記第2の半導体層、上記第3の半導体層および上記第2の基板から上記第1の基板を剥離する工程と、
上記第1の基板を剥離した後、上記第1の基板を剥離することにより露出した上記第2の半導体層および上記第3の半導体層側の剥離面において、上記シードを構成する上記第1の半導体層に接続されたソース電極を形成するとともに、少なくとも上記第2の半導体層および上記第3の半導体層上にゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜上にゲート電極を形成する工程と、
上記ソース電極および上記ゲート電極側に第3の基板を設ける工程と、
上記第3の半導体層から上記第2の基板を剥離する工程と、
上記第3の半導体層上にドレイン電極を形成する工程とを有し、
上記ソース電極が接続された上記第1の半導体層はソース領域として機能し、上記ドレイン電極が形成された上記第3の半導体層はドレイン領域として機能する絶縁ゲート型電界効果トランジスタの製造方法。
IPC (6件)：
H01L 29/78 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/12 ( 200 6.01)
, H01L 29/739 ( 200 6.01)
, H01L 21/20 ( 200 6.01)
, H01L 21/02 ( 200 6.01)
H01L 29/78 658 E
, H01L 29/78 652 T
, H01L 29/78 652 G
, H01L 29/78 652 H
, H01L 29/78 655 B
, H01L 29/78 658 F
, H01L 29/78 658 K
, H01L 21/20
, H01L 21/02 B
